半导体器件以及制造半导体器件的方法

    公开(公告)号:CN120076398A

    公开(公告)日:2025-05-30

    申请号:CN202410817511.6

    申请日:2024-06-24

    Abstract: 本公开提供了半导体器件以及制造半导体器件的方法,所述方法包括:形成堆叠图案,所述堆叠图案包括堆叠在衬底上的有源层和牺牲层,其中,所述有源层包括彼此垂直相邻的两个有源层,并且所述牺牲层介于所述两个有源层之间;通过对所述堆叠图案进行蚀刻来形成凹陷;通过对所述牺牲层的通过所述凹陷暴露的一部分进行蚀刻来形成压痕;在所述凹陷的内表面上形成硅层;在所述压痕中形成内间隔物;通过去除所述牺牲层来形成内区域;以及在所述内区域中形成栅极绝缘层,其中,形成所述栅极绝缘层包括通过对通过所述内区域暴露的所述硅层执行氧化工艺来形成氧化物层。

    触摸显示器驱动集成电路、其操作方法和触摸显示装置

    公开(公告)号:CN109388264B

    公开(公告)日:2024-05-14

    申请号:CN201710670637.5

    申请日:2017-08-08

    Abstract: 公开了一种触摸显示器驱动集成电路、其操作方法以及包括其的触摸显示装置。触摸显示器驱动集成电路(IC)包括触摸驱动器IC,所述触摸驱动器IC被构造为通过触摸感测线连接到触摸电极,并且在触摸时段中向触摸感测线之中的第一触摸感测线提供感测信号。触摸驱动器IC进一步被构造为在显示时段中将共电压施加到触摸感测线之中的第二触摸感测线并将与共电压不同的电压施加到与第二触摸感测线不同的第三触摸感测线。

    支持多输入移位寄存器功能的输入输出电路及存储器件

    公开(公告)号:CN109584944B

    公开(公告)日:2024-01-05

    申请号:CN201710906893.X

    申请日:2017-09-29

    Abstract: 输入‑输出电路包括接收电路和寄存器电路。接收电路通常在正常写入模式中和测试写入模式中根据正常写入协议进行操作。接收电路接收多个输入信号以生成多个锁存信号。寄存器电路在测试写入模式中基于锁存信号生成多个测试结果信号。输入‑输出电路可以根据正常写入路径和正常写入协议执行多输入移位寄存器(MISR)功能。由于在与正常写入操作相同的定时条件下执行MISR功能,因此可以有效地执行MISR功能而不考虑用于测试写入操作的附加定时调整。

    天线及包括天线的电子装置
    16.
    发明公开

    公开(公告)号:CN116918176A

    公开(公告)日:2023-10-20

    申请号:CN202280015447.9

    申请日:2022-03-03

    Abstract: 根据各种实施例,一种电子装置可以包括:壳体;天线结构,所述天线结构布置在所述壳体的内部空间中,其中,所述天线结构包括:基板,所述基板包括第一基板表面和第二基板表面,所述第一基板表面面向第一方向,所述第二基板表面面向与所述第一基板表面的方向相反的方向;以及第一阵列天线,所述第一阵列天线包括在所述第一基板表面的第一区域中以指定间隔布置的多个第一芯片天线;以及第一无线通信电路,所述第一无线通信电路布置在所述内部空间中并且被配置为通过所述第一阵列天线发送和/或接收第一频带的无线信号。

    用于输出后加强信号的电子电路

    公开(公告)号:CN109754829B

    公开(公告)日:2023-10-13

    申请号:CN201811312999.8

    申请日:2018-11-06

    Abstract: 电子电路可以包括驱动器,延迟电路,强度控制电路和加法器电路。驱动器可以基于第一信号生成第二信号。延迟电路可以将第一信号延迟与参考时间一样多,以生成第三信号。强度控制电路可以调整第三信号的幅度以生成第四信号。加法器电路可以将第二信号和第四信号相加以生成第五信号。在基于参考时间确定的第一时间间隔中,第五信号的幅度可以大于第二信号的幅度。在不与第一时间间隔重叠的第二时间间隔中,第五信号的幅度可以小于第二信号的幅度。在第二时间间隔中,第五信号的幅度可以小于第一信号的幅度。

    天线和包括该天线的电子装置
    18.
    发明公开

    公开(公告)号:CN116783780A

    公开(公告)日:2023-09-19

    申请号:CN202280010719.6

    申请日:2022-01-13

    Abstract: 根据各种实施例,一种电子装置包括:壳体;天线结构,其设置在壳体的内部空间中并且包括基板、设置在基板上的至少一个导电贴片、以及设置在所述至少一个导电贴片的指定点处的至少一个馈电部;电子部件,设置为当从上方观察基板时与所述至少一个导电贴片至少部分地重叠;以及无线通信电路,设置在内部空间中,电连接到所述至少一个馈电部,并通过所述至少一个导电贴片在第一方向上形成波束图案,其中电子部件通过设置在基板上的至少一个电连接结构电连接到主板,所述至少一个电连接结构可以包括第一导电通路和第二导电通路,第一导电通路设置为穿过所述至少一个导电贴片和基板的接地层,第二导电通路穿过所述至少一个导电贴片并电连接到接地层。

    包括天线的电子装置
    19.
    发明公开

    公开(公告)号:CN116057775A

    公开(公告)日:2023-05-02

    申请号:CN202180058271.0

    申请日:2021-06-04

    Abstract: 根据本文件中公开的实施方式的电子装置包括:包括多层的印刷电路板;设置在印刷电路板的一个表面上的通信电路;以及电连接到通信电路的至少一个处理器,其中印刷电路板可以包括:第一层,多个贴片天线布置在其中;第一馈电路径,对第一贴片天线的第一点馈电,第一点允许布置在第一层中的第一贴片天线接收第一极化信号;第二馈电路径,对第一贴片天线的第二点馈电,第二点允许第一贴片天线接收与第一极化信号正交的第二极化信号;第一接地路径,将第三点电连接到地;以及第二接地路径,将第四点电连接到第二层。通过说明书认识到的各种其它实施方式也可以是可能的。

    晶片缺陷测试设备、晶片缺陷测试系统和制造晶片的方法

    公开(公告)号:CN115714093A

    公开(公告)日:2023-02-24

    申请号:CN202211011520.3

    申请日:2022-08-23

    Abstract: 提供一种晶片缺陷测试设备、晶片缺陷测试系统和制造晶片的方法。晶片缺陷测试设备包括:晶片变量生成器,其基于接收的第一晶片的第一结构测量数据和第一工艺条件数据生成第一工艺变量和第二工艺变量,基于接收的第二晶片的第二结构测量数据和第二工艺条件数据生成第三工艺变量和第四工艺变量;异常晶片指数生成电路,其生成第一晶片向量和第二晶片向量,计算第一晶片向量和第二晶片向量之间的第一欧几里德距离和第一余弦距离,基于第一欧几里德距离和第一余弦距离的乘积生成第一晶片的第一异常晶片指数;和预测模型生成电路,其接收第一特征变量,基于第一工艺变量、第二工艺变量、第一特征变量和第一异常晶片指数通过回归生成晶片缺陷预测模型。

Patent Agency Ranking