公开(公告)号：CN110620083A

公开(公告)日：2019-12-27

申请号：CN201910504880.9

申请日：2019-06-12

Applicant: 三星电子株式会社

Inventor： 朴永珉 ,  吕京奂 ,  尹钟密 ,  李化成

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明构思的一些示例实施方式提供了一种半导体器件及其制造方法。该半导体器件包括：包括至少第一区域的衬底；第一有源图案和从第一区域垂直突出的第一虚设图案；器件隔离层，填充衬底的第一沟槽、第二沟槽和第三沟槽；和与第一有源图案相交的栅电极。第一沟槽在第一区域上限定第一有源图案，第二沟槽限定第一区域的第一侧壁，第三沟槽限定第一区域的第二侧壁，第二侧壁与第一侧壁相反。第一虚设图案的侧壁可以与第一区域的第二侧壁对准，第一区域的第二侧壁的顶部的水平可以高于第一区域的第一侧壁的顶部的水平。

公开(公告)号：CN110620056A

公开(公告)日：2019-12-27

申请号：CN201910192150.X

申请日：2019-03-14

Applicant: 三星电子株式会社

Inventor： 崔芝影 ,  詹瞻 ,  金敏燮 ,  金洲铉 ,  姜成建 ,  李化成

IPC: H01L21/66

Abstract: 提供了一种检测半导体装置的故障的方法，所述方法包括：在基底的有源区上形成有源鳍，所述有源鳍在第一方向上延伸；在有源鳍上形成栅极结构，所述栅极结构在与第一方向交叉的第二方向上延伸；在栅极结构的相对侧处的有源鳍的对应部分上形成源极/漏极层；形成电连接到源极/漏极层的布线；以及施加电压以测量源极/漏极层之间的漏电流。可以在有源区上形成仅一个或两个有源鳍。可以在有源鳍上形成仅一个或两个栅极结构。

公开(公告)号：CN105914206B

公开(公告)日：2019-07-05

申请号：CN201610098348.8

申请日：2016-02-23

Applicant: 三星电子株式会社

Inventor： 郑在烨 ,  李润锡 ,  金炫助 ,  李化成 ,  郑熙暾 ,  朴世玩 ,  郑宝哲

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823481 ,  H01L21/8232 ,  H01L21/823412 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/0886 ,  H01L27/0924 ,  H01L27/10879 ,  H01L29/0649 ,  H01L29/0843 ,  H01L29/1033 ,  H01L29/41791 ,  H01L29/785

Abstract: 本公开提供了集成电路器件及其制造方法。集成电路器件包括：具有不同导电类型的沟道区的第一和第二鳍型有源区；第一器件隔离层，覆盖第一鳍型有源区的两个侧壁；第二器件隔离层，覆盖第二鳍型有源区的两个侧壁。第一器件隔离层和第二器件隔离层具有不同的堆叠结构。为了制造该集成电路器件，覆盖第一鳍型有源区的两个侧壁的第一器件隔离层和覆盖第二鳍型有源区的两个侧壁的第二器件隔离层在形成第一鳍型有源区和第二鳍型有源区之后形成。第一器件隔离层和第二器件隔离层形成为具有不同的堆叠结构。

公开(公告)号：CN104576540B

公开(公告)日：2018-12-18

申请号：CN201410564455.6

申请日：2014-10-21

Applicant: 三星电子株式会社

Inventor： 金伦楷 ,  尹钟植 ,  李化成 ,  金柄成

IPC: H01L27/115 ,  H01L21/02 ,  H01L21/027

Abstract: 本发明提供了制造半导体器件的方法和用于实现该方法的计算系统。制造半导体器件的方法包括：形成靶层；在靶层上形成第一掩模以暴露第一区；随后在靶层上形成第二掩模以暴露在第一方向上与第一区分开的第二区；随后在暴露的第一区中形成第三掩模以将第一区分为在交叉第一方向的第二方向上彼此分开的第一子区和第二子区；和使用第一至第三掩模蚀刻靶层，使得第一子区和第二子区以及第二区被限定在靶层中。

公开(公告)号：CN106024715A

公开(公告)日：2016-10-12

申请号：CN201610177408.5

申请日：2016-03-25

Applicant: 三星电子株式会社

Inventor： 郑在烨 ,  尹钟植 ,  李化成 ,  郑熙暾 ,  柳齐民 ,  车圭晚 ,  尹钟密 ,  金炫助

IPC: H01L21/8238 ,  H01L27/092 ,  H01L27/11 ,  H01L29/06 ,  H01L29/423 ,  H01L21/8244

Abstract: 本发明提供了一种集成电路器件，其包括形成在衬底中的鳍式有源区、鳍式有源区的至少一个侧壁上的台阶绝缘层和鳍式有源区的所述至少一个侧壁上的第一高水平隔离层。鳍式有源区从衬底突出并且沿着平行于衬底的主表面的第一方向延伸，所述鳍式有源区包括具有第一导电类型的沟道区，并且包括台阶部分。台阶绝缘层接触鳍式有源区的台阶部分。台阶绝缘层位于第一高水平隔离层与鳍式有源区的所述至少一个侧壁之间。第一高水平隔离层沿着与第一方向不同的第二方向延伸。

公开(公告)号：CN100477264C

公开(公告)日：2009-04-08

申请号：CN200510063945.9

申请日：2005-03-30

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  申东石 ,  李化成 ,  李浩 ,  李承换

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明涉及一种晶体管及其制造方法。本发明的晶体管制造方法包括在半导体衬底的{100}面的表面上形成栅图形；在所述栅图形的侧壁上形成第一隔离壁；在所述第一隔离壁上形成第二隔离壁；蚀刻所述半导体衬底的邻近所述栅图形的两侧的部分，从而形成凹陷，该凹陷包括高度低于所述表面的{100}面的底面、以及连接所述表面与所述底面的{111}面的侧面，该凹陷暴露出所述第一隔离壁和所述第二隔离壁或者所述第一隔离壁、所述第二隔离壁和所述栅图形的一部分；在所述凹陷中生长外延层；以及将杂质注入所述外延层中从而形成杂质区。

公开(公告)号：CN101299440A

公开(公告)日：2008-11-05

申请号：CN200810086977.4

申请日：2008-04-03

Applicant: 三星电子株式会社

Inventor： 文昌郁 ,  田重锡 ,  李正贤 ,  李来寅 ,  朴连植 ,  李化成 ,  李浩 ,  赵世泳 ,  金锡必

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/16 ,  H01L21/336

CPC classification number: H01L29/66439 ,  B82Y10/00 ,  B82Y15/00 ,  H01L21/02365 ,  H01L21/02601 ,  H01L29/0665 ,  H01L29/0669 ,  H01L29/0673 ,  H01L29/1033 ,  H01L29/66742 ,  H01L29/7839 ,  H01L29/78684 ,  H01L29/78696 ,  H01L51/426 ,  H01L2221/1094

Abstract: 本发明提供了一种具有至少一个Ge纳米棒的场效应晶体管以及场效应晶体管的制造方法。该场效应晶体管可以包括：栅极氧化物层，形成在硅基底上；至少一个Ge纳米棒，埋入在栅极氧化物层中，其中，Ge纳米棒的两端被暴露；源电极和漏电极，连接到至少一个Ge纳米棒的相对侧；栅电极，在源电极和漏电极之间形成在栅极氧化物层上。

公开(公告)号：CN1738056A

公开(公告)日：2006-02-22

申请号：CN200510063945.9

申请日：2005-03-30

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  申东石 ,  李化成 ,  李浩 ,  李承换

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明涉及一种晶体管及其制造方法。本发明的晶体管包括半导体衬底，其具有{100}晶面构成的第一表面、高度比第一表面低的{100}晶面构成的第二表面、以及连接第一表面与第二表面的{111}晶面构成的侧面。栅结构形成在第一表面上。外延层形成在第二表面和侧面上。杂质区邻近栅结构的两侧形成。杂质区具有{111}面构成的侧面，从而可防止杂质区之间产生的短沟道效应。

公开(公告)号：CN1725448A

公开(公告)日：2006-01-25

申请号：CN200510091369.9

申请日：2005-06-17

Applicant: 三星电子株式会社

Inventor： 申东石 ,  李化成 ,  上野哲 ,  李浩 ,  李承换

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28044 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/66628 ,  H01L29/66772

Abstract: 一种在单晶半导体上选择性形成外延半导体层的方法及其制造的半导体器件，使用主要半导体源气体和主要蚀刻气体分别在单晶半导体和非单晶半导体图案上形成单晶外延半导体层和非单晶外延半导体层。使用选择性蚀刻气体移除非单晶外延半导体层。主要气体和选择性蚀刻气体交替和重复至少供应两次以便仅仅在单晶半导体上选择性形成具有预定厚度的升高的单晶外延半导体层。选择性蚀刻气体抑制在非单晶半导体图案上形成外延半导体层。

公开(公告)号：CN110323206A

公开(公告)日：2019-10-11

申请号：CN201910246824.X

申请日：2019-03-28

Applicant: 三星电子株式会社

Inventor： 詹瞻 ,  金洲铉 ,  姜成建 ,  李化成

IPC: H01L23/544 ,  H01L21/66

Abstract: 一种测试元件组包括：测试元件，该测试元件包括在第一节点与第二节点之间串联连接的多个测试晶体管，其中第二节点连接到地节点；第一晶体管，连接在第一节点与电源节点之间；以及第二晶体管，被配置为生成与第一节点处的电压成比例的输出电流，并且连接到第一节点和电源节点。