公开(公告)号：CN108206180A

公开(公告)日：2018-06-26

申请号：CN201711337430.2

申请日：2017-12-14

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  裵金钟 ,  裵东一 ,  宋升珉 ,  朴雨锡

IPC: H01L27/02 ,  H01L29/10

CPC classification number: H01L27/0924 ,  H01L21/823412 ,  H01L21/823456 ,  H01L21/823468 ,  H01L21/823807 ,  H01L21/82385 ,  H01L21/823864 ,  H01L27/088 ,  H01L27/092 ,  H01L29/0646 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/165 ,  H01L29/20 ,  H01L29/42392 ,  H01L29/7853 ,  H01L27/02 ,  H01L29/1033

Abstract: 本公开涉及半导体器件。一种半导体器件包括第一区中的第一晶体管和第二区中的第二晶体管。第一晶体管包括：第一纳米线、第一栅电极、第一栅极电介质层、第一源极/漏极区和内绝缘间隔物。第一纳米线具有第一沟道区。第一栅电极围绕第一纳米线。第一栅极电介质层在第一纳米线与第一栅电极之间。第一源极/漏极区连接到第一纳米线的边缘。内绝缘间隔物在第一栅极电介质层与第一源极/漏极区之间。第二晶体管包括第二纳米线、第二栅电极、第二栅极电介质层和第二源极/漏极区。第二纳米线具有第二沟道区。第二栅电极围绕第二纳米线。第二栅极电介质层在第二纳米线与第二栅电极之间。第二源极/漏极区连接到第二纳米线的边缘。

公开(公告)号：CN119403173A

公开(公告)日：2025-02-07

申请号：CN202410547819.3

申请日：2024-05-06

Applicant: 三星电子株式会社

Inventor： 黄东勳 ,  金孝珍 ,  姜明一 ,  柳太贤 ,  朴奎南 ,  朴雨锡

IPC: H10D30/60 ,  H10D62/10

Abstract: 半导体装置包括下图案。沟道隔离结构和场绝缘层接触下图案。栅极结构在下图案上，与沟道隔离结构接触。沟道图案在下图案上，并且包括片图案，每个片图案与沟道隔离结构接触。源极/漏极图案接触沟道图案和沟道隔离结构。沟道隔离结构包括接触栅极结构的第一区域和接触源极/漏极图案的第二区域。沟道隔离结构的第二区域包括其宽度随着距场绝缘层的底表面的距离增大而增大的部分。沟道隔离结构的最上部分的宽度大于沟道隔离结构的最下部分的宽度。

公开(公告)号：CN118943185A

公开(公告)日：2024-11-12

申请号：CN202410559655.6

申请日：2024-05-08

Applicant: 三星电子株式会社

Inventor： 朴雨锡 ,  柳太贤 ,  李南玹

IPC: H01L29/78 ,  H01L29/423

Abstract: 一种半导体器件包括：基板；第一下图案，在基板上；第二下图案，在第一下图案上；沟道图案，在第二下图案上；第一场绝缘层，在第一下图案的第一侧表面上；第二场绝缘层，在第一下图案的第二侧表面上；掩埋绝缘结构，在第一场绝缘层上并且在沟道图案的侧表面上；保护层，在第二场绝缘层上；源极/漏极图案，在每个沟道图案的相反两侧；以及栅电极，在沟道图案和掩埋绝缘结构周围延伸，其中保护层包括：在第一下图案和第二下图案之间以及在栅电极和第二场绝缘层之间的保护绝缘层；以及在保护绝缘层周围延伸的保护衬垫。

公开(公告)号：CN109427871B

公开(公告)日：2024-05-31

申请号：CN201810596906.2

申请日：2018-06-11

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  朴雨锡 ,  徐东灿 ,  宋昇珉 ,  裵金钟 ,  裵东一

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明提供一种半导体装置，包含衬底；堆叠在衬底上的多个沟道层；围绕多个沟道层的栅极电极；以及在栅极电极的相对侧上的嵌入式源极/漏极层。嵌入式源极/漏极层各自具有第一区域及在第一区域上的第二区域。第二区域具有具备不同成分的多个层。

公开(公告)号：CN109686790A

公开(公告)日：2019-04-26

申请号：CN201810846316.0

申请日：2018-07-27

Applicant: 三星电子株式会社

Inventor： 朴雨锡 ,  宋昇珉 ,  梁正吉 ,  裵金钟 ,  裵东一

IPC: H01L29/78 ,  H01L29/417 ,  H01L27/11 ,  H01L21/336

Abstract: 一种半导体装置包括设置在衬底的第一区上的晶体管以及设置在衬底的第二区上的非有源组件，晶体管包括：源极/漏极区；多个沟道层，在分别连接源极/漏极区的同时在与衬底的上表面垂直的方向上彼此间隔开；栅极电极，环绕多个沟道层中的每一者；以及栅极绝缘体，位于栅极电极与多个沟道层之间。非有源组件包括：鳍结构，包括交替地堆叠的多个第一半导体图案与多个第二半导体图案；外延区，邻近鳍结构；非有源电极，与鳍结构相交；以及阻挡绝缘膜，位于非有源电极与鳍结构之间。本公开的半导体装置可以高速度运行，同时可考虑在操作方面具有高度准确性以及对半导体装置中所包括的晶体管的结构进行优化。

公开(公告)号：CN108573925A

公开(公告)日：2018-09-25

申请号：CN201810192341.1

申请日：2018-03-08

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  宋昇珉 ,  金成玟 ,  朴雨锡 ,  裴金钟 ,  裴东一

IPC: H01L21/8238 ,  H01L27/092 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了一种制造半导体器件的方法。形成包括一个或多个牺牲层和堆叠在衬底上的一个或多个半导体层的堆叠结构。在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构。使用虚设栅极结构蚀刻堆叠结构以形成第一凹部。蚀刻一个或多个牺牲层。去除虚设间隔件。间隔件膜形成在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上。使用虚设栅极和间隔件膜来蚀刻半导体层和间隔件膜以形成第二凹部。形成形成在虚设栅极上的外部间隔件和形成在一个或多个牺牲层上的内部间隔件。在所述第二凹部中形成源极/漏极区。

公开(公告)号：CN108269849A

公开(公告)日：2018-07-10

申请号：CN201710780704.9

申请日：2017-09-01

Applicant: 三星电子株式会社

Inventor： 宋升珉 ,  朴雨锡 ,  裴金钟 ,  裴东一 ,  梁正吉

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/78618 ,  H01L21/02532 ,  H01L21/02603 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/66742 ,  H01L29/78696 ,  H01L29/7855 ,  H01L29/1033 ,  H01L29/66795

Abstract: 本发明提供了具有沟道区的半导体器件。一种半导体器件包括：衬底；多个凸出部，所述多个凸出部在所述衬底上彼此平行地延伸；多条纳米线，所述多条纳米线设于所述多个凸出部上并且彼此分开；多个栅电极，所述多个栅电极设于所述衬底上并且围绕所述多条纳米线；多个源/漏区，所述多个源/漏区设于所述多个凸出部上并且位于所述多个栅电极中的每一个栅电极的侧部，所述多个源/漏区与所述多条纳米线接触；以及多个第一空隙，所述多个第一空隙设于所述多个源/漏区与所述多个凸出部之间。

公开(公告)号：CN119545897A

公开(公告)日：2025-02-28

申请号：CN202410489495.2

申请日：2024-04-23

Applicant: 三星电子株式会社

Inventor： 朴雨锡 ,  宋旭桓 ,  黄东勋 ,  姜明一 ,  柳太贤 ,  李南玹

IPC: H10D84/85 ,  H01L23/48

Abstract: 一种半导体装置可包括：第一有源图案；第二有源图案，其与第一有源图案间隔开第一距离；第三有源图案，其与第二有源图案间隔开第二距离；第一器件隔离层，其在第一有源图案与第二有源图案之间；第二器件隔离层，其在第二有源图案与第三有源图案之间；第一沟道结构，其与第一有源图案重叠；第二沟道结构，其与第二有源图案重叠；第三沟道结构，其与第三有源图案重叠；以及分离电介质层，其在第一沟道结构与第二沟道结构之间。分离电介质层可与第一器件隔离层重叠。第一器件隔离层的顶表面的水平高度可高于第二器件隔离层的顶表面的水平高度。

公开(公告)号：CN109585559B

公开(公告)日：2024-11-15

申请号：CN201811138537.9

申请日：2018-09-28

Applicant: 三星电子株式会社

Inventor： 宋昇珉 ,  朴雨锡 ,  梁正吉 ,  裵金钟 ,  裵东一

IPC: H01L29/78 ,  H01L21/336

Abstract: 本公开提供半导体装置。一种半导体装置包括衬底及在所述衬底上的栅极结构。所述半导体装置包括在所述衬底上的沟道。所述半导体装置包括在所述沟道上的源极/漏极层。此外，所述半导体装置包括在所述栅极结构的侧壁上的间隔件。所述间隔件包括在垂直方向上与所述沟道交叠的中心部分以及从所述中心部分突出的突出部分。本公开的半导体装置可具有良好的电特性。

公开(公告)号：CN118693090A

公开(公告)日：2024-09-24

申请号：CN202410311132.X

申请日：2024-03-19

Applicant: 三星电子株式会社

Inventor： 朴雨锡 ,  全在镐 ,  黄东勳 ,  柳太贤 ,  李南玹

IPC: H01L27/092

Abstract: 提供了半导体装置。所述半导体装置包括：基底；有源区域，从基底的上表面突出并且沿第一水平方向延伸；多个纳米片堆叠件，在有源区域上；多条栅极线，在有源区域上沿与第一水平方向相交的第二水平方向延伸，并且围绕所述多个纳米片堆叠件；以及第一绝缘图案，在有源区域上在所述多个纳米片堆叠件之中的在第一水平方向上邻近的两个纳米片堆叠件之间，并且沿与第一水平方向和第二水平方向垂直的垂直方向延伸，其中，第一绝缘图案与所述多个纳米片堆叠件接触。