公开(公告)号：CN108886000A

公开(公告)日：2018-11-23

申请号：CN201680081872.2

申请日：2016-02-26

Applicant: 三垦电气株式会社 ,  信越半导体株式会社

Inventor： 鹿内洋志 ,  佐藤宪 ,  篠宫胜 ,  土屋庆太郎 ,  萩本和德

IPC: H01L21/338 ,  H01L21/20 ,  H01L29/778 ,  H01L29/812

CPC classification number: H01L21/20 ,  H01L29/778 ,  H01L29/812

Abstract: 该半导体基体的特征在于具有：硅系基板；硅系基板上的缓冲层，所述缓冲层包括反复配置的一层，其中第一层由包含第一材料的氮化物系化合物半导体形成，第二层由包含第二材料的氮化物半导体形成，所述第二材料的晶格常数比第一材料大；以及通道层，其由包含第二材料的氮化物系化合物半导体形成，所述通道层形成在缓冲层上。半导体基体的特征还在于：缓冲层具有作为第一层上的至少一层，所述一层位于第一层和第二层之间，第一组成倾斜层由氮化物系化合物半导体形成，所述第一组成倾斜层具有在向上方向上逐渐增加的第二材料组成比例，以及在向上方向上逐渐减小的第一材料组成比例，并且，作为在所述第二层上的至少一层，所述一层在第二层和第一层之间，第二组成倾斜层由氮化物系化合物半导体形成，所述第二组成倾斜层具有在向上方向上逐渐增加的第一材料组成比例，和向上方向上逐渐减少的第二材料组成比例；第一组成倾斜层比第二组成倾斜层厚。因此，提供了即使在多层缓冲层的层之间提供组成倾斜层的情况下也能够抑制结晶度劣化和裂缝长度增加的半导体基体，所述组成倾斜层的晶格常数变化量大于0.7％/nm。

公开(公告)号：CN119998503A

公开(公告)日：2025-05-13

申请号：CN202380073269.X

申请日：2023-08-31

Applicant: 信越半导体株式会社

Inventor： 土屋庆太郎 ,  久保埜一平 ,  萩本和德

IPC: C30B29/38 ,  C30B25/18 ,  H01L21/20 ,  H01L21/205

Abstract: 本发明是一种氮化物半导体外延片的制造方法，其为具有复合基板和外延生长于复合基板上的氮化物半导体层的氮化物半导体外延片的制造方法，该复合基板具有含陶瓷基板和贴合于含陶瓷基板上的单晶层，该制造方法包括以下工序：准备具备含陶瓷基板且具有‑150＜弯曲度(μm)≤40、翘曲度(μm)＜150且翘曲度(μm)＜90‑弯曲度(μm)的形状的复合基板的工序，该含陶瓷基板具有在氮化物半导体层的热膨胀系数的±10%以内的热膨胀系数；在复合基板的单晶层上形成对氮化物半导体层施加压缩应力的中间层的工序；及，在中间层上外延生长氮化物半导体层的工序，通过调整中间层的膜厚，从而具有翘曲度(μm)＜50、｜弯曲度(μm)｜≤40的形状。由此，提供一种翘曲较小，且无龟裂、剥落的氮化物半导体外延片的制造方法。

公开(公告)号：CN117099184A

公开(公告)日：2023-11-21

申请号：CN202280024660.6

申请日：2022-03-16

Applicant: 信越半导体株式会社

Inventor： 萩本和德 ,  石崎顺也 ,  大槻刚

IPC: H01L21/205

Abstract: 本发明是一种氮化物半导体晶圆的制造方法，所述氮化物半导体晶圆在单晶硅基板上形成氮化物半导体膜，该方法包括：在所述单晶硅基板上形成所述氮化物半导体膜的工序；以及将1×1014/cm2以上的照射量的电子束照射至所述单晶硅基板的工序。由此，提供一种氮化物半导体晶圆的制造方法，其在使氮化物半导体膜形成在单晶硅基板上而获得的氮化物半导体晶圆中，改善了由基板所造成的损失及第2高次谐波的特性。

公开(公告)号：CN106068546B

公开(公告)日：2019-04-26

申请号：CN201580011705.6

申请日：2015-02-10

Applicant: 信越半导体株式会社

Inventor： 萩本和德 ,  篠宫胜 ,  土屋庆太郎 ,  后藤博一 ,  佐藤宪 ,  鹿内洋志 ,  小林昇一 ,  栗本宏高

IPC: H01L21/205 ,  C23C16/34 ,  C23C16/56 ,  H01L21/20

Abstract: 本发明是一种半导体外延晶圆的制造方法，其特征在于，具有以下步骤：制作步骤，其使半导体层外延生长在硅系基板上来制造外延晶圆；观察步骤，其观察所述制作而成的外延晶圆的外周部；以及，去除步骤，其将在所述观察步骤中观察到的裂痕、外延层剥落及反应痕迹的部分加以除去。由此，提供一种半导体外延晶圆的制造方法，该方法可获得完全无裂痕的半导体外延晶圆。

公开(公告)号：CN106068546A

公开(公告)日：2016-11-02

申请号：CN201580011705.6

申请日：2015-02-10

Applicant: 信越半导体株式会社

Inventor： 萩本和德 ,  篠宫胜 ,  土屋庆太郎 ,  后藤博一 ,  佐藤宪 ,  鹿内洋志 ,  小林昇一 ,  栗本宏高

IPC: H01L21/205 ,  C23C16/34 ,  C23C16/56 ,  H01L21/20

CPC classification number: C30B33/00 ,  C23C16/34 ,  C23C16/56 ,  C30B25/00 ,  C30B25/183 ,  C30B29/406 ,  C30B33/10 ,  H01L21/02013 ,  H01L21/02019 ,  H01L21/02021 ,  H01L21/02024 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/7806 ,  H01L22/12 ,  H01L22/20 ,  H01L29/2003 ,  H01L29/32

Abstract: 本发明是一种半导体外延晶圆的制造方法，其特征在于，具有以下步骤：制作步骤，其使半导体层外延生长在硅系基板上来制造外延晶圆；观察步骤，其观察所述制作而成的外延晶圆的外周部；以及，去除步骤，其将在所述观察步骤中观察到的裂痕、外延层剥落及反应痕迹的部分加以除去。由此，提供一种半导体外延晶圆的制造方法，该方法可获得完全无裂痕的半导体外延晶圆。

公开(公告)号：CN100421270C

公开(公告)日：2008-09-24

申请号：CN200510053612.8

申请日：2005-03-09

Applicant: 信越半导体株式会社

Inventor： 萩本和德 ,  池田淳 ,  山田雅人

IPC: H01L33/00

Abstract: 本发明提供一种发光元件，其在发光层部通过反射用金属层将补强用导电基板贴合，既容易制造，又可良好地维持金属层所形成的反射面的反射率。发光元件具有化合物半导体层，该层具有发光层部及形成于该发光层部的第一主表面上的电流扩散层。该化合物半导体层的第二主表面，是通过反射金属层结合于构成导电性元件基板的Si基板的第一主表面上。反射金属层10是由以Au、Ag、或Al之任一作为主成分的金属构成。反射金属层与Si基板通过导电性粘着材层11贴合，该导电性粘着材层11是将以Au、Al、Cu、或Ni为主成分的金属粒子，以环氧系高分子材料、氨基甲酸系高分子材料或丙烯酸系高分子材料等构成的高分子结合材料结合而构成。

公开(公告)号：CN1604351A

公开(公告)日：2005-04-06

申请号：CN200410083438.7

申请日：2004-09-29

Applicant: 信越半导体株式会社

Inventor： 萩本和德

IPC: H01L33/00 ,  H01S5/00

Abstract: 本发明提供了即使包含发光层部的化合物半导体层极薄、且产生弯曲时，仍能够在不致产生裂痕及缺口的前提下确实地进行与元件基板间的贴合的发光元件的制造方法。该方法是将化合物半导体层50与元件基板7重叠制得层压体130，以于第一加压构件51的金属主体51a与层压体130的第一主表面之间及第二加压构件52的金属主体52a与层压体130的第二主表面之间两方的至少任一方、介设热塑性高分子材料构成的加压缓冲层150、111的状态，在分别具有金属主体51a、52a的第一加压构件51与第二加压构件52之间配置该层压体130。然后，以可软化加压缓冲层150、111的贴合温度来加热层压体130，并隔着软化的加压缓冲层150、111对该层压体130加压，藉此在第一加压构件51与第二加压构件52之间进行化合物半导体层50与元件基板7的贴合。

公开(公告)号：CN119183482A

公开(公告)日：2024-12-24

申请号：CN202380043015.3

申请日：2023-05-18

Applicant: 信越半导体株式会社

Inventor： 萩本和德

IPC: C30B29/38 ,  C30B29/06 ,  H01L21/02 ,  H01L21/205

Abstract: 本发明提供一种电子器件用基板，其为在硅单晶的结合基板上形成有氮化物半导体膜的电子器件用基板，其中，所述结合基板为晶面取向为{111}的第一硅单晶基板与晶面取向为{111}的第二硅单晶基板隔着氧化膜进行结合而成的基板，所述氧化膜的膜厚为2nm以上且470nm以下。由此，可提供一种电子器件用基板，其为在硅单晶上形成有氮化物半导体的电子器件用基板并且断裂强度更高。

公开(公告)号：CN112753092B

公开(公告)日：2024-12-20

申请号：CN201980062141.7

申请日：2019-09-06

Applicant: 信越半导体株式会社

Inventor： 土屋庆太郎 ,  萩本和德 ,  篠宫胜

IPC: H01L21/20 ,  C30B25/18 ,  C30B29/38 ,  H01L21/205

Abstract: 本发明提供一种外延片的制造方法，该制造方法具有：准备在外周部具有倒角部的硅系基板的工序；在所述硅系基板的所述倒角部，形成沿着所述倒角部的内周缘的圆环状的沟槽的工序；以及在形成有所述沟槽的所述硅系基板上进行外延生长的工序。由此，提供一种可抑制产生在外周倒角部的裂缝向中心部方向伸长的外延片的制造方法。

公开(公告)号：CN118891405A

公开(公告)日：2024-11-01

申请号：CN202380031929.8

申请日：2023-02-22

Applicant: 信越半导体株式会社

Inventor： 萩本和德 ,  菅原孝世 ,  田中佑宜 ,  阿贺浩司

IPC: C30B25/18 ,  C30B29/06 ,  C30B29/38 ,  C30B33/06 ,  H01L21/20 ,  H01L21/205

Abstract: 本发明是一种电子器件用基板，其在单晶硅的结合基板上形成有氮化物半导体膜，所述结合基板是隔着氧化膜将第一单晶硅基板与第二单晶硅基板结合而成的基板，其中，所述第一单晶硅基板的晶面取向是{111}，所述第二单晶硅基板的主面相对于晶面取向{100}具有偏角，在所述结合基板的所述第一单晶硅基板的表面上，形成有所述氮化物半导体膜。由此，提供一种滑移、破裂等的发生得到抑制、破坏强度高的电子器件用基板及其制造方法，该电子器件用基板在单晶硅上形成有氮化物半导体。