一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法

    公开(公告)号:CN1261988C

    公开(公告)日:2006-06-28

    申请号:CN03151252.6

    申请日:2003-09-26

    Abstract: 本发明公开了一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法,依次包括纳米侧墙的生成,以侧墙厚度定义晶体管栅的长度,以SiO2掩膜和栅的叠层为掩膜进行自对准的注氧隔离等步骤,其特征在于:(1)纳米侧墙的形成,其厚度为30~100nm;(2)以侧墙的厚度定义SiO2掩膜和多晶硅栅,SiO2掩膜厚度为100~800nm,栅的厚度为300~500nm,栅氧化层的厚度为1~30nm;(3)以多晶硅栅和其上的SiO2叠层掩模,进行源漏自对准的注氧隔离,注入离子的能量为20~200keV,剂量为1.0~7.0×1017cm-2,衬底温度为400~700℃;退火温度为1200~1375℃,退火时间为1~24个小时,退火气氛为Ar与O2的混合气体,其中O2的含量为0.1%~5%;(4)CMOS工艺完成器件的制造。

    鳞状碳纳米管、制备方法和专用装置

    公开(公告)号:CN1223514C

    公开(公告)日:2005-10-19

    申请号:CN03129171.6

    申请日:2003-06-11

    Abstract: 本发明涉及鳞状碳纳米管、制备方法和专用装置。所述鳞状碳纳米管特征在于其外径15~50纳米,内径5~20纳米,长度10~100微米,鳞状实起长度100纳米,宽50纳米,由3~10层呈蜷曲状的多层石墨层片的实起。其制备包括中间层制备、过渡金属催化剂制备和碳纳米管生长三个过程,特征在于通过催化层的过渡金属膜,尤其是铁膜和中间层的晶格失配产生应力,使过渡金属膜破裂成纳米级颗粒。提供的专用装置包括真空系统、加热系统、配气系统、等离子体发生系统和薄膜生长系统,可一次完成包括样品清洗、预处理、中间层沉积、催化剂制备和碳纳米管的生长等工艺过程。制备的鳞状碳纳米管密度高、直径均匀、石墨化程度高,长度由反应时间控制。

    降低绝缘体上的硅晶体管源漏串联电阻的结构及实现方法

    公开(公告)号:CN1193432C

    公开(公告)日:2005-03-16

    申请号:CN03115425.5

    申请日:2003-02-14

    Abstract: 本发明提出了一种降低全耗尽绝缘体上的硅(SOI)金属—氧化物—半导体场效应晶体管(MOSFET)源漏串联电阻的新结构,其特征在于源漏区的顶层硅比沟道区的顶层硅厚,从而有效地降低了源漏串联电阻;同时,源漏区和沟道区的表面在同一平面上。这种降低全耗尽SOI MOSFET源漏串联电阻的新结构是采用图形化注氧隔离(SIMOX)技术来实现的。方法之一是通过控制不同区域埋氧的深度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚;方法之二是通过控制不同区域埋氧的厚度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚。源漏区的顶层硅比沟道区的顶层硅厚30~100nm,可以有效地降低源漏串联电阻。

    一种离子注入提高碳纳米管薄膜电子场发射性能的方法

    公开(公告)号:CN1564297A

    公开(公告)日:2005-01-12

    申请号:CN200410017788.3

    申请日:2004-04-21

    Abstract: 本发明涉及一种离子注入提高碳纳米管薄膜电子场发射的方法。特征在于通过对碳纳米管薄膜的衬底进行离子束处理,在衬底表面形成微米级的坑洞,经过后续处理,生长出具有微孔或微束特征的碳纳米管膜。通过增加碳纳米管膜中边缘比例和降低碳纳米管膜整体密度来提高场增强效果,从而改善碳纳米管薄膜的电子场发射性能。为形成碳纳米管孔洞,在离子注入后的硅片表面直接沉积催化金属层;为形成碳纳米管束,注入后在硅片表面沉积牺牲层,再然后进行退火,硅片表面形成凹坑,然后沉积催化金属层。化学腐蚀去掉牺牲层后,形成了分割的,彼此独立的小面积金属薄膜;碳纳米管膜的生长采用低频射频等离子体增强CVD方法。本方法与一般的微电子加工工艺相兼容,特别适合场发射平板显示器的单个像素点的电子场发射性能的改善。

    一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法

    公开(公告)号:CN1529349A

    公开(公告)日:2004-09-15

    申请号:CN03151252.6

    申请日:2003-09-26

    Abstract: 本发明公开了一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法,依次包括纳米侧墙的生成,以侧墙厚度定义晶体管栅的长度,以SiO2掩膜和栅的叠层为掩膜进行自对准的注氧隔离等步骤,其特征在于:(1)纳米侧墙的形成,其厚度为30~100nm;(2)以侧墙的厚度定义SiO2掩膜和多晶硅栅,SiO2掩膜厚度为100~800nm,栅的厚度为300~500nm,栅氧化层的厚度为1~30nm;(3)以多晶硅栅和其上的SiO2叠层掩模,进行源漏自对准的注氧隔离,注入离子的能量为20~200keV,剂量为1.0~7.0×1017cm-2,衬底温度为400~700℃;退火温度为1200~1375℃,退火时间为1~24个小时,退火气氛为Ar与O2的混合气体,其中O2的含量为0.1%~5%。(4)CMOS工艺完成器件的制造。

    采用侧墙技术制备有纳米硅通道的埋氧的方法

    公开(公告)号:CN1529342A

    公开(公告)日:2004-09-15

    申请号:CN03151253.4

    申请日:2003-09-26

    Abstract: 本发明涉及了一种采用侧墙技术制备有纳米硅通道的埋氧的方法,属于微电子技术领域,依次包括纳米侧墙的生成,以侧墙为掩模刻蚀出阻挡离子注入的掩模,离子注入和高温退火等步骤,其特征在于:(1)采用常规工艺形成纳米侧墙,其厚度为30~100nm;(2)以侧墙为掩模刻蚀下层薄膜形成阻挡离子注入的掩模,厚度为100~800nm;(3)注入离子的能量为20~200keV,相应的剂量为1.0~7.0×1017cm-2,衬底温度为400~700℃;(4)退火温度为1200~1375℃,退火时间为1~24个小时,退火气氛为Ar与O2的混合气体,其中O2的含量为0.1%~20%。采用本发明的方法可以在不用电子束曝光的条件下制备在埋氧中有纳米硅通道的SOI材料,可以在CMOS和MEMS工艺中得到应用。

    选择外延法制造源漏在绝缘体上的场效应晶体管

    公开(公告)号:CN1431690A

    公开(公告)日:2003-07-23

    申请号:CN03115423.9

    申请日:2003-02-14

    Abstract: 本发明涉及一种源漏在绝缘体上的场效应晶体管(MOSFET)的制造方法,属于微电子技术领域。本发明的特征在于采用选择外延法在常规SOI MOSTET器件的沟道下方埋氧中开一个窗口,使器件的沟道和硅衬底相连接,达到电耦合与热耦合的目的。具体而言,本发明的方法包括SOI衬底顶层硅和埋氧的刻蚀;在沟道区域选择外延单晶硅;化学机械抛光平坦化;常规CMOS工艺完成器件的制造等工艺步骤。采用本发明的方法制造的源漏在绝缘体上的晶体管,具有埋氧和体硅之间界面陡峭,缺陷少等优点,保证了器件的性能,在深亚微米集成电路的制造中有一定的应用前景。

    一种单光子源的制备方法及单光子源和集成光学器件

    公开(公告)号:CN111564534B

    公开(公告)日:2021-10-19

    申请号:CN202010264527.0

    申请日:2020-04-07

    Abstract: 本发明公开了一种单光子源的制备方法及单光子源和集成光学器件,本发明通过在SiC晶圆 面形成氧化硅保护层;在氧化硅保护层上制备掩膜;对SiC晶圆进行离子注入形成缺陷层;去除掩膜;将注入结构沿氧化硅保护层表面与另一带介质层的衬底键合;对键合结构退火;对剥离得到的表面SiC薄膜做后处理,再进行离子注入的方法步骤,将SiC薄膜经离子注入转移至衬底上,有利于避免注入损伤,有效克服了现有的SOI工艺制备的SiC薄膜因离子注入缺陷造成薄膜质量差、无法制备单光子源以及光损耗严重的问题,得到的单晶SiC薄膜和可控单光子源阵列具有高均匀性,高质量性,有利于制备高性能SiC基集成光学器件。

Patent Agency Ranking