-
公开(公告)号：CN101764102A
公开(公告)日：2010-06-30
申请号：CN200910200722.0
申请日：2009-12-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/84 , H01L21/768 , H01L21/28
Abstract: 本发明公开了一种具有垂直栅结构的SOI CMOS器件的制作方法，该方法为：由下至上依次生长硅衬底层，埋层氧化层，单晶硅顶层；采用STI工艺在单晶硅顶层位置处形成的有源区进行氧化物隔离；有源区包括NMOS区和PMOS区；在NMOS区和PMOS区中间刻蚀一个窗口，利用热氧化的方法在窗口内侧壁形成NMOS和PMOS栅氧化层；在窗口处淀积多晶硅，填满，掺杂，然后通过化学机械抛光形成垂直栅区；在NMOS和PMOS沟道采用多次离子注入的方式掺杂再快速退火，源漏区则采用离子注入方式重掺杂。本发明工艺简单，制作出的器件占用面积小版图层数少，能够完全避免浮体效应，方便对寄生电阻电容的测试。
-
公开(公告)号：CN119918340A
公开(公告)日：2025-05-02
申请号：CN202411969571.6
申请日：2024-12-30
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种定制漏感的磁集成平面变压器设计方法，包括以下步骤：S0获取目标励磁电感和目标漏感；S1计算达到目标励磁电感所需的磁芯气隙长度；S2通过有限元仿真得到未开设气隙时磁芯窗口内的最大漏感Llk0_max和开设所述长度的气隙后的最大漏感Llk_max，进而计算出修正系数kgap；S3根据目标漏感和漏感Llk_max的大小，选择寄生电容较小的绕组排布或全部绕组排布遍历计算，获得匹配目标漏感的最优绕组排布。本发明能够实现低成本、小体积、且版图设计简单的磁集成平面变压器。
-
公开(公告)号：CN110277445B
公开(公告)日：2024-08-20
申请号：CN201810217899.0
申请日：2018-03-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明提供一种基于AlGaN/p‑GaN沟道的增强型纵向功率器件及制作方法，该器件包括层叠的GaN衬底、GaN漂移区、GaN阱区以及GaN外延层，所述GaN衬底、GaN漂移区、GaN阱区及GaN外延层的晶向为a轴竖直向上；栅沟槽，穿过n型导电的GaN外延层及p型导电的GaN阱区，并延伸至n型导电的GaN漂移区内；AlGaN层，形成于栅沟槽的底部及侧壁，AlGaN层与p型导电的GaN阱区形成AlGaN/p‑GaN异质结沟道；栅介质层；栅极金属层；接触槽，接触槽中填充有金属接触层，金属接触层与GaN阱区形成欧姆接触；上电极以及下电极。本发明可有效提高沟道电子迁移率，减小器件导通电阻，同时提高阈值电压实现增强型的器件结构。
-
公开(公告)号：CN118471818A
公开(公告)日：2024-08-09
申请号：CN202410677678.7
申请日：2024-05-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/04 , H01L29/78
Abstract: 本发明涉及一种改善SiC VDMOS导通电阻的方法，通过控制JFET区离子注入的能量实现不同深度的JFET区掺杂，得到埋层注入JFET区的SiC VDMOS器件。本发明得到的器件栅氧化层中的最大电场得到有效降低，埋层注入JFET区的设计有助于扩展电流，提高电流密度，导通电阻得到有效降低，具有良好的应用前景。
-
公开(公告)号：CN118431279A
公开(公告)日：2024-08-02
申请号：CN202410425689.6
申请日：2024-04-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/778 , H01L21/335 , H01L21/8234 , H01L27/088
Abstract: 本发明涉及一种基于硅基GaN功率管的单片集成半桥电路及其制备方法，在硅基GaN功率器件制备完成后通过晶圆减薄、键合、凹槽刻蚀、介质隔离而得。本发明实现高低边硅基GaN功率器件的全介质隔离，彻底解决硅基GaN功率器件半桥电路单片集成面临的衬底串扰问题，同时实现单片集成低寄生电感和快速开关优势，为GaN功率器件的高频电力电子应用奠定基础。
-
Patent Agency Ranking
公开(公告)号：CN118098944A
公开(公告)日：2024-05-28
申请号：CN202211492706.5
申请日：2022-11-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于碳化硅的富碳P型欧姆接触结构及其制作方法，包括以下步骤：提供一P型碳化硅衬底；形成富碳结构于所述P型碳化硅衬底的上表面；形成金属层于所述P型碳化硅衬底的上表面，所述金属层覆盖所述富碳结构；进行退火以使所述金属层与富碳结构反应形成合金层，所述合金层包括金属硅化物、金属碳化物及石墨层。本发明通过在P型碳化硅衬底及金属层之间形成富碳结构以形成金属‑碳‑碳化硅结构，后续通过金属硅化退火步骤实现P型碳化硅欧姆接触，整体制作方法中温度范围较低，且制作方法较为灵活，能够有效避免形成欧姆接触时因极高的工艺温度造成器件结构中氧化物质量和可靠性退化，从而提高器件的性能稳定性和使用可靠性。
-
公开(公告)号：CN115912874A
公开(公告)日：2023-04-04
申请号：CN202211673705.0
申请日：2022-12-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02M1/088
Abstract: 本发明涉及一种全氮化镓集成功率转换模块，包括低边驱动电路、高边驱动电路和半桥模块，所述半桥模块包括第一氮化镓功率器件和第二氮化镓功率器件，所述第一氮化镓功率器件的漏极连接高电压HV，源极连接所述第二氮化镓功率器件的漏极，栅极连接所述高边驱动电路的输出端；所述第二氮化镓功率器件的源极接地，栅极连接所述低边驱动电路的输出端；所述高边驱动电路包括第一输入端和第二输入端，所述第一输入端与第一高边驱动信号源相连，所述第二输入端与第二高边驱动信号源相连；所述低边驱动电路的输入端与低边驱动信号源相连。本发明可以降低氮化镓功率器件的使用门槛。
-
公开(公告)号：CN115692411A
公开(公告)日：2023-02-03
申请号：CN202211257095.6
申请日：2022-10-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/085 , H01L21/8232 , H01L29/778 , H01L29/78
Abstract: 本发明涉及一种堆叠式增强型GaN HEMT器件及其制备方法，所述器件采用背栅SOILDMOS与D‑mode GaN HEMT形成堆叠式Cascode结构，实现增强型。本发明的阈值电压由背栅SOILDMOS决定，可以通过调节硅离子注入和BOX层厚度实现增强型，同时相比于传统系统级封装(SystemInaPackage，SIP)的cascade增强型GaN器件，本发明提出的堆叠式结构实现了SOC(SystemOnaChip)，减小了寄生参数，节约了芯片面积，降低了器件成本，更有利于器件的高频、小型化应用。
-
公开(公告)号：CN115020264A
公开(公告)日：2022-09-06
申请号：CN202210801932.0
申请日：2022-07-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/66
Abstract: 本发明提供一种大尺寸晶圆中深能级缺陷态的检测方法，所述检测方法包括：提供待检测晶圆；于所述待检测晶圆底面刻蚀形成若干个互不连接的刻蚀区，所述待检测晶圆底面未经刻蚀的区域被所述刻蚀区间隔为若干个未刻蚀区；于所述待检测晶圆底面形成底面金属层；于所述待检测晶圆顶面形成图形化的顶面金属层；测量所述待检测晶圆的深能级瞬态电容谱曲线，使用所述深能级瞬态电容谱曲线作出阿伦尼乌斯曲线，得到所述待检测晶圆的深能级缺陷的能级位置及浓度信息。本发明所述大尺寸晶圆中深能级缺陷态的检测方法能够解决现有测量技术无法准确探测到大尺寸晶圆中深能级的缺陷态，同时也很难检测到缺陷态的浓度和能级位置的问题。
-
公开(公告)号：CN111739963B
公开(公告)日：2022-07-22
申请号：CN202010525007.0
申请日：2020-06-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/0352 , H01L31/09 , H01L31/18
Abstract: 本发明涉及一种硅基宽光谱光电探测器的制备方法，包括：将n型掺杂硅衬底清洗；在所述n型掺杂硅衬底底侧进行掺杂，形成N+区域；在所述N+区域底侧沉积金属接触材料，然后经过退火使所述金属接触材料与对应区域的所述顶层硅反应形成金属硅化物；在所述n型掺杂硅衬底顶侧进行钝化，形成钝化层；在所述钝化层表面形成n型/p型双层量子点；在所述量子点表面形成图形化透明电极。该方法制备得到的探测器从可见光到红外光均有高探测效率，并且可以与Si基CMOS集成电路相兼容，而且不会对衬底造成污染。
-
-
-
-
-
-
-
-
-
Search Results
161
records
(took 0.094 seconds)
