公开(公告)号：CN1264178A

公开(公告)日：2000-08-23

申请号：CN00100863.3

申请日：2000-02-15

Applicant: 卡西欧计算机株式会社

Inventor： 青木由隆 ,  三原一郎 ,  若林猛 ,  渡辺克己

IPC: H01L27/00 ,  H01L23/50 ,  H01L21/60

CPC classification number: H01L23/3114 ,  H01L23/5223 ,  H01L23/5225 ,  H01L23/5227 ,  H01L23/5228 ,  H01L23/525 ,  H01L2924/0002 ,  H01L2924/1423 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 一种半导体装置,包括:具有一电路元件形成区域和一连接垫的一半导体基底;通过插入的第一绝缘膜,设置在所述电路元件形成区域上的一阻挡层;通过插入的第二绝缘膜,设置在具有所述阻挡层的所述第一绝缘膜上,并被连接至所述连接垫的重布线;及设置在所述重布线上的一柱状电极。

公开(公告)号：CN101443905B

公开(公告)日：2011-10-05

申请号：CN200680054650.8

申请日：2006-12-11

Applicant: 卡西欧计算机株式会社

Inventor： 小泽爱子 ,  冈田修 ,  若林猛

IPC: H01L23/485

CPC classification number: H01L23/525 ,  H01L21/561 ,  H01L23/3114 ,  H01L23/5329 ,  H01L24/02 ,  H01L24/11 ,  H01L24/12 ,  H01L24/94 ,  H01L2224/0231 ,  H01L2224/0233 ,  H01L2224/02331 ,  H01L2224/0401 ,  H01L2224/12105 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/274 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/18301 ,  H01L2924/30105

Abstract: 一种半导体器件，包括半导体衬底和设置于半导体衬底上除其外围部分之外的区域中的低介电性膜布线线路层压结构部分。每个层压结构部分具有低介电性膜和多个布线线路的层压结构。在层压结构部分的上侧上设置绝缘膜。在绝缘膜上设置用于电极的连接焊盘部分，其待电连接到层压结构部分的最上层布线线路的连接焊盘部分。在用于电极的连接焊盘部分上设置用于外部连接的凸块电极。在绝缘膜上以及半导体衬底的外围部分上设置密封膜。层压结构部分的侧表面被绝缘膜或密封膜覆盖。

公开(公告)号：CN101944518A

公开(公告)日：2011-01-12

申请号：CN201010222786.3

申请日：2010-07-02

Applicant: 卡西欧计算机株式会社

Inventor： 肋坂伸治 ,  若林猛

IPC: H01L23/485 ,  H01L23/522 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L24/49 ,  H01L21/561 ,  H01L21/6835 ,  H01L23/28 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49838 ,  H01L23/50 ,  H01L23/525 ,  H01L23/5389 ,  H01L24/09 ,  H01L24/14 ,  H01L24/19 ,  H01L24/27 ,  H01L24/28 ,  H01L24/29 ,  H01L24/48 ,  H01L24/83 ,  H01L24/97 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/05599 ,  H01L2224/12105 ,  H01L2224/20 ,  H01L2224/274 ,  H01L2224/2919 ,  H01L2224/48151 ,  H01L2224/48491 ,  H01L2224/49 ,  H01L2224/73267 ,  H01L2224/83191 ,  H01L2224/83855 ,  H01L2224/83856 ,  H01L2224/85399 ,  H01L2224/92244 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15173 ,  H01L2924/15311 ,  H01L2924/19043 ,  H01L2224/82 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099 ,  H01L2224/214

Abstract: 本发明提供一种半导体结构体及其制造方法、半导体器件及其制造方法。该半导体结构体包括：半导体基板和设置在所述半导体基板上的多个连接焊盘。将所述连接焊盘的几个连接于共用布线上，将所述连接焊盘剩余的至少一个连接于布线上。结构体还包括连接于所述共用布线设置的第1柱状电极和连接于所述布线的连接焊盘部设置的第2柱状电极。

公开(公告)号：CN1825590B

公开(公告)日：2010-09-29

申请号：CN200610008700.0

申请日：2006-02-21

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L27/04 ,  H01L21/822

CPC classification number: H01L2224/11 ,  H01L2924/14

Abstract: 本发明的半导体器件的制造方法中，适当地磨削硅衬底(1)的下表面侧。该情况下，在硅衬底(1)的下表面形成微细且锐角的凹凸(硅的结晶破坏层)。接着，利用湿法刻蚀，对硅衬底(1)的下表面进行台阶差1～5μm的粗糙面加工。接着，在硅衬底(1)的下表面形成由环氧类树脂等构成的保护膜(12)。该情况下，硅衬底(1)的下表面形成台阶差1～5μm的粗糙面，所以该粗糙面能够被保护膜12可靠地覆盖，在硅衬底的下表面不易产生损伤。

公开(公告)号：CN100452367C

公开(公告)日：2009-01-14

申请号：CN200510119959.8

申请日：2005-09-16

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L23/28 ,  H01L23/485 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L2224/11 ,  H01L2924/01011 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/014 ,  H01L2924/14

Abstract: 本发明提供一种芯片尺寸的半导体装置，其实质上包括：具有集成电路和连接焊盘(2)的半导体基板(1)；与上述连接焊盘(2)电连接的外部连接用电极(9)；设置在上述外部连接用电极(9)的周围的上述半导体基板(1)上的第一密封材料(10)，上述第一密封材料(10)中含有的Na离子、K离子、Ca离子和Cl离子的各杂质浓度在10ppm以下；和至少设置在上述半导体基板(1)的下表面及其周边侧面上的第二密封材料(12)，上述第二密封材料(12)中含有的Na离子、K离子、Ca离子和Cl离子的总杂质浓度在100ppm以上。

公开(公告)号：CN100397629C

公开(公告)日：2008-06-25

申请号：CN200480000058.0

申请日：2004-01-16

Applicant: 卡西欧计算机株式会社 ,  CMK株式会社

Inventor： 三原一郎 ,  若林猛 ,  城户利浩 ,  定别当裕康 ,  吉野裕 ,  影山信之 ,  河野大太 ,  吉泽润

IPC: H01L23/31 ,  H01L23/485

CPC classification number: H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/9222 ,  H01L2224/92244 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 一种半导体器件，包括至少一个半导体构件(3)，该半导体构件(3)具有形成在半导体衬底(5)上的多个连接焊盘(6)。绝缘部件(14、14A)设置在半导体构件(3)的一侧上。上部互连(17、54)具有连接焊盘部分，所述连接焊盘部分设置在对应上部互连的绝缘板件(14、41A)上并连接到半导体构件(3)的外部连接电极(12)上。

公开(公告)号：CN1607654A

公开(公告)日：2005-04-20

申请号：CN200410095151.6

申请日：2004-10-12

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L21/60

CPC classification number: H01L24/10 ,  G01R31/2863 ,  G01R31/2886 ,  H01L23/3114 ,  H01L24/13 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05569 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/13 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2924/00013 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供一种在具备焊锡球的半导体器件中，不使探针与焊锡球接触即可进行预烧的制造方法。在晶片状态的半导体器件(1)上形成柱状电极(9)和密封膜(10)之后，使探针(23)与柱状电极(9)接触并进行预烧。接下来，在柱状电极(9)上形成焊锡球，并切割晶片状态的半导体基板(1)。结果是，可以防止由于探针(23)的接触而导致的焊锡球的不必要的变形。此外，即使焊锡球的高度上存在偏差，也可以进行预烧。

公开(公告)号：CN1264173A

公开(公告)日：2000-08-23

申请号：CN00100755.6

申请日：2000-02-03

Applicant: 卡西欧计算机株式会社

Inventor： 桑原治 ,  若林猛 ,  三原一郎

IPC: H01L23/28 ,  H01L21/56 ,  H01L21/60

Abstract: 一种半导体装置,包括:一半导体基片;在该半导体基片上形成的多个凸缘电极;及在相邻的凸缘电极之间的所述的半导体基片上形成的一密封膜,所述密封膜的一预定特性在其厚度方向上不同以使接近于该半导体基片的一部分中的该密封膜的特性比远离于该半导体基片的一部分中的该密封膜的特性更接近于该半导体基片的特性。

公开(公告)号：CN101552248A

公开(公告)日：2009-10-07

申请号：CN200910132909.1

申请日：2009-03-31

Applicant: 卡西欧计算机株式会社

Inventor： 小六泰辅 ,  若林猛 ,  冈田修 ,  桑原治 ,  盐田纯司 ,  藤井信充

IPC: H01L23/485 ,  H01L23/28 ,  H01L21/768

CPC classification number: H01L24/96 ,  H01L2224/13 ,  H01L2224/94 ,  H01L2924/01019 ,  H01L2924/14 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2224/03

Abstract: 本发明提供一种半导体装置及其制造方法。在硅基板(1)的上表面的除去周边部以外的区域上，设有由低介电常数膜(4)和布线(5)的层叠构造构成的低介电常数膜布线层叠构造部(3)。通过密封膜(15)覆盖低介电常数膜布线层叠构造部(3)的周侧面。由此，成为低介电常数膜(4)不易剥离的构造。这时，在硅基板(1)的下表面，为了保护该下表面不发生裂缝等，设有下层保护膜(18)。

公开(公告)号：CN100461391C

公开(公告)日：2009-02-11

申请号：CN200710087684.3

申请日：2003-02-03

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L23/485 ,  H01L23/538 ,  H01L25/00

CPC classification number: H01L24/97 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24 ,  H01L2224/24137 ,  H01L2224/24195 ,  H01L2224/24226 ,  H01L2224/24246 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01075 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/83 ,  H01L2224/82 ,  H01L2924/00012

Abstract: 将多个半导体芯片(23)结合至基板(21)上所形成的粘接层(22)。然后，对多个半导体芯片(23)集中形成第一至第三绝缘膜(31、35、39)、第一和第二底垫金属层(33、37)、第一和第二重新布线(34、38)，以及焊球(41)。在这种情况下，第一和第二底垫金属层(33、37)通过溅射法形成，且第一和第二重新布线(34、38)通过电镀法形成。随后，在位于相邻半导体芯片(23)之间的区域中切割由三个绝缘膜(39、35、31)、粘接层(22)和基板(21)组成的分层结构。