-
公开(公告)号：CN114121968A
公开(公告)日：2022-03-01
申请号：CN202110483367.3
申请日：2021-04-30
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11526 , H01L27/11551 , H01L27/11565 , H01L27/11568 , H01L27/11573 , H01L27/11578
Abstract: 提供了三维半导体存储器装置。所述三维半导体存储器装置可以包括：第一基底，包括位线连接区和字线连接区；单元阵列结构，位于第一基底上；第二基底，包括第一核心区和第二核心区，第一核心区与位线连接区叠置，第二核心区与字线连接区叠置；以及外围电路结构，位于第二基底上。
-
公开(公告)号：CN114068573A
公开(公告)日：2022-02-18
申请号：CN202110829327.X
申请日：2021-07-22
Applicant: 三星电子株式会社
IPC: H01L27/11573 , H01L27/11578 , H01L27/11526 , H01L27/11551 , H01L21/768
Abstract: 半导体存储器件可以包括：外围电路结构，该外围电路结构包括在第一区域中集成在半导体衬底上的外围电路和设置在第二区域中的第一键区；堆叠，提供在外围电路结构的第一区域上，该堆叠包括在第一方向上延伸并垂直地堆叠的多条第一导电线；覆盖该堆叠的上绝缘层；提供在上绝缘层上的互连层；穿透插塞，与堆叠间隔开，并且被提供为穿透上绝缘层以将互连层连接到外围电路结构的外围电路；模制结构，提供在外围电路结构的第二区域上，并且在第一方向上与堆叠间隔开；以及穿透结构，提供为穿透模制结构并与第一键区垂直地重叠。
-
公开(公告)号：CN107665893A
公开(公告)日：2018-02-06
申请号：CN201710605596.1
申请日：2017-07-24
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11551 , H01L27/11563 , H01L27/11578
CPC classification number: H01L21/31144 , H01L21/3065 , H01L21/30655 , H01L21/3081 , H01L21/3083 , H01L21/31116 , H01L27/115 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L29/1037 , H01L27/11517 , H01L27/11551 , H01L27/11563 , H01L27/11578
Abstract: 半导体器件的制造方法包括在衬底上交替地堆叠模制绝缘层和牺牲层；形成穿过所述模制绝缘层和所述牺牲层的沟道孔，并使得在所述衬底中形成凹进区域；以下述方式清洁凹进区域的表面：在沟道孔的上部区域中形成第一保护层和对沟道孔的下部的凹进区域执行各向异性干蚀刻工艺的过程在原位交替地重复一次或多次；以及在衬底的凹进区域上形成外延层。
-
公开(公告)号：CN116249352A
公开(公告)日：2023-06-09
申请号：CN202211547867.X
申请日：2022-12-05
Applicant: 三星电子株式会社
Abstract: 半导体存储器件可以包括单元阵列结构和外围电路结构，该单元阵列结构可以包括存储单元阵列和电连接到存储单元阵列的第一接合焊盘，该存储单元阵列包括三维排列的存储单元，该外围电路结构可以包括外围电路和接合到第一接合焊盘的第二接合焊盘。单元阵列结构可以包括：下电介质层，具有第一表面和与第一表面相反的第二表面；堆叠结构，包括在垂直方向上堆叠在下电介质层的第一表面上的水平电极；垂直结构，包括在垂直方向上延伸并与水平电极交叉的垂直导电图案；以及在下电介质层的第二表面上的输入/输出焊盘。
-
公开(公告)号：CN114582869A
公开(公告)日：2022-06-03
申请号：CN202111338530.3
申请日：2021-11-12
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体存储器件包括：位线，在基板上在垂直方向上延伸；晶体管主体部分，包括在第一水平方向上依次布置的第一源极‑漏极区、单晶沟道层和第二源极‑漏极区，并且连接到位线；栅电极层，在垂直于第一水平方向的第二水平方向上延伸；栅极电介质层，在栅电极层和单晶沟道层之间并覆盖单晶沟道层的至少上表面和下表面；以及单元电容器，包括下电极层、电容器电介质层和上电极层，在第一水平方向上在晶体管主体的与位线相反的一侧并且连接到第二源极‑漏极区。
-
Patent Agency Ranking
公开(公告)号：CN112750831A
公开(公告)日：2021-05-04
申请号：CN202011029630.3
申请日：2020-09-27
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：第一‑第一导线，位于基底上；第二‑第一导线，位于第一‑第一导线上；第一接触件，连接到第一‑第一导线；以及第二接触件，连接到第二‑第一导线，其中，第一‑第一导线在第一方向上突出超过第二‑第一导线，第一‑第一导线包括具有第一厚度的第一区域、具有第二厚度的第二区域和具有第三厚度的第三区域，第二厚度比第一厚度大，第三厚度比第一厚度小且比第二厚度小，并且第一‑第一导线的第二区域在第一‑第一导线的第一区域与第一‑第一导线的第三区域之间。
-
公开(公告)号：CN108987272B
公开(公告)日：2023-08-22
申请号：CN201711418493.0
申请日：2017-12-25
Applicant: 三星电子株式会社
IPC: H01L21/31 , H01L21/311 , H01L29/78
Abstract: 本发明提供包括绝缘层的半导体器件及其形成方法。一种半导体器件包括：衬底；绝缘层和栅电极的叠层结构，所述绝缘层和栅电极交替地并且重复地堆叠在所述衬底上；以及柱，所述柱穿过所述叠层结构。所述绝缘层包括下绝缘层、设置在所述下绝缘层上的中间绝缘层和设置在所述中间绝缘层上的上绝缘层。所述下绝缘层的硬度小于所述中间绝缘层的硬度，并且所述上绝缘层的硬度大于所述中间绝缘层的硬度。
-
公开(公告)号：CN114512487A
公开(公告)日：2022-05-17
申请号：CN202111303361.X
申请日：2021-11-04
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种存储器装置，包括衬底以及包括交替地堆叠在衬底上的字线和层间绝缘图案的堆叠件。字线在第一方向上延伸。半导体图案与字线交叉，并且具有平行于第二方向的纵向轴。半导体图案在第一方向和第三方向上彼此间隔开。位线在第三方向上延伸，并且在第一方向上彼此间隔开。位线中的每一条接触半导体图案的在第三方向上彼此间隔开的第一侧表面。包括分别设置在竖直相邻的层间绝缘图案之间并且接触与第一侧表面相对的第二侧表面的数据存储元件以及设置在衬底的位于堆叠件的两侧的部分中的衬底杂质层。
-
公开(公告)号：CN113270413A
公开(公告)日：2021-08-17
申请号：CN202110183995.X
申请日：2021-02-10
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11526 , H01L27/11551 , H01L27/11568 , H01L27/11573 , H01L27/11578
Abstract: 一种半导体器件包括在第一方向上延伸的位线、在第二方向上延伸的栅电极、在第三方向上延伸并连接到位线的半导体图案、以及电容器。电容器包括连接到半导体图案的第一电极以及在第一电极和第二电极之间的电介质膜。第一方向或第二方向垂直于衬底的上表面。第一电极包括平行于衬底的上表面的上板区域和下板区域以及连接上板区域和下板区域的连接区域。第一电极的上板区域和下板区域中的每个包括彼此面对的上表面和下表面。电介质膜沿着第一电极的上板区域和下板区域中的每个的上表面和下表面延伸。
-
公开(公告)号：CN116828844A
公开(公告)日：2023-09-29
申请号：CN202310085613.9
申请日：2023-01-18
Applicant: 三星电子株式会社
Abstract: 半导体存储器件可以包括：下层，包括第一区域和第二区域，下层沿第一方向和垂直于第一方向的第二方向延伸；以及堆叠，包括沿垂直于第一方向和第二方向的第三方向交替堆叠的字线和层间绝缘图案，该堆叠具有在第二区域上的阶梯结构。字线可以沿第一方向从第一区域延伸到第二区域。每条字线可以包括在第一区域中的彼此平行延伸的子栅电极，以及在第二区域中的共同连接到子栅电极的字线焊盘。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.02 seconds)
