公开(公告)号：CN107665893A

公开(公告)日：2018-02-06

申请号：CN201710605596.1

申请日：2017-07-24

Applicant: 三星电子株式会社

Inventor： 郑承宰 ,  尹祥准 ,  权容贤 ,  张大铉 ,  金荷那

IPC: H01L27/11517 ,  H01L27/11551 ,  H01L27/11563 ,  H01L27/11578

CPC classification number: H01L21/31144 ,  H01L21/3065 ,  H01L21/30655 ,  H01L21/3081 ,  H01L21/3083 ,  H01L21/31116 ,  H01L27/115 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/1037 ,  H01L27/11517 ,  H01L27/11551 ,  H01L27/11563 ,  H01L27/11578

Abstract: 半导体器件的制造方法包括在衬底上交替地堆叠模制绝缘层和牺牲层；形成穿过所述模制绝缘层和所述牺牲层的沟道孔，并使得在所述衬底中形成凹进区域；以下述方式清洁凹进区域的表面：在沟道孔的上部区域中形成第一保护层和对沟道孔的下部的凹进区域执行各向异性干蚀刻工艺的过程在原位交替地重复一次或多次；以及在衬底的凹进区域上形成外延层。

公开(公告)号：CN107665893B

公开(公告)日：2022-02-08

申请号：CN201710605596.1

申请日：2017-07-24

Applicant: 三星电子株式会社

Inventor： 郑承宰 ,  尹祥准 ,  权容贤 ,  张大铉 ,  金荷那

IPC: H01L27/11517 ,  H01L27/11551 ,  H01L27/11563 ,  H01L27/11578

Abstract: 半导体器件的制造方法包括在衬底上交替地堆叠模制绝缘层和牺牲层；形成穿过所述模制绝缘层和所述牺牲层的沟道孔，并使得在所述衬底中形成凹进区域；以下述方式清洁凹进区域的表面：在沟道孔的上部区域中形成第一保护层和对沟道孔的下部的凹进区域执行各向异性干蚀刻工艺的过程在原位交替地重复一次或多次；以及在衬底的凹进区域上形成外延层。

公开(公告)号：CN111435664A

公开(公告)日：2020-07-21

申请号：CN201911399515.2

申请日：2019-12-27

Applicant: 三星电子株式会社

Inventor： 李亥濬 ,  安圣洙 ,  金荷那

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 提供了一种三维半导体存储器件。该存储器件包括：衬底，具有单元阵列区域以及与单元阵列区域相邻的连接区域，连接区域包括第一焊盘区域和第二焊盘区域；电极结构，包括堆叠在衬底上的电极，电极结构包括形成上部阶梯结构的上部；第一虚设结构，与电极结构的上部横向间隔开，并且设置在第一焊盘区域上；以及第二虚设结构，与电极结构的上部横向间隔开，并设置在第二焊盘区域上。第一虚设结构和第二虚设结构中的每一个包括虚设阶梯结构，并且第一虚设结构位于比第二虚设结构更高的水平面处。