-
公开(公告)号:CN108987272A
公开(公告)日:2018-12-11
申请号:CN201711418493.0
申请日:2017-12-25
Applicant: 三星电子株式会社
IPC: H01L21/31 , H01L21/311 , H01L29/78
CPC classification number: H01L27/11582 , H01L21/02164 , H01L21/0217 , H01L21/02211 , H01L21/02271 , H01L21/02274 , H01L21/0228 , H01L21/02532 , H01L21/02595 , H01L21/02636 , H01L21/31111 , H01L27/11565 , H01L27/11568 , H01L27/1157 , H01L27/11575 , H01L29/0657 , H01L29/1037 , H01L29/40117 , H01L21/31 , H01L21/311 , H01L29/78
Abstract: 本发明提供包括绝缘层的半导体器件及其形成方法。一种半导体器件包括:衬底;绝缘层和栅电极的叠层结构,所述绝缘层和栅电极交替地并且重复地堆叠在所述衬底上;以及柱,所述柱穿过所述叠层结构。所述绝缘层包括下绝缘层、设置在所述下绝缘层上的中间绝缘层和设置在所述中间绝缘层上的上绝缘层。所述下绝缘层的硬度小于所述中间绝缘层的硬度,并且所述上绝缘层的硬度大于所述中间绝缘层的硬度。
-
公开(公告)号:CN108987272B
公开(公告)日:2023-08-22
申请号:CN201711418493.0
申请日:2017-12-25
Applicant: 三星电子株式会社
IPC: H01L21/31 , H01L21/311 , H01L29/78
Abstract: 本发明提供包括绝缘层的半导体器件及其形成方法。一种半导体器件包括:衬底;绝缘层和栅电极的叠层结构,所述绝缘层和栅电极交替地并且重复地堆叠在所述衬底上;以及柱,所述柱穿过所述叠层结构。所述绝缘层包括下绝缘层、设置在所述下绝缘层上的中间绝缘层和设置在所述中间绝缘层上的上绝缘层。所述下绝缘层的硬度小于所述中间绝缘层的硬度,并且所述上绝缘层的硬度大于所述中间绝缘层的硬度。
-