公开(公告)号：CN116249352A

公开(公告)日：2023-06-09

申请号：CN202211547867.X

申请日：2022-12-05

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  崔贤根 ,  姜奇材 ,  金根楠 ,  任遂彬 ,  郑文泳 ,  郑承宰

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/20

Abstract: 半导体存储器件可以包括单元阵列结构和外围电路结构，该单元阵列结构可以包括存储单元阵列和电连接到存储单元阵列的第一接合焊盘，该存储单元阵列包括三维排列的存储单元，该外围电路结构可以包括外围电路和接合到第一接合焊盘的第二接合焊盘。单元阵列结构可以包括：下电介质层，具有第一表面和与第一表面相反的第二表面；堆叠结构，包括在垂直方向上堆叠在下电介质层的第一表面上的水平电极；垂直结构，包括在垂直方向上延伸并与水平电极交叉的垂直导电图案；以及在下电介质层的第二表面上的输入/输出焊盘。

公开(公告)号：CN116782637A

公开(公告)日：2023-09-19

申请号：CN202310212812.1

申请日：2023-03-06

Applicant: 三星电子株式会社

Inventor： 任遂彬 ,  金仁洙 ,  孟瑞贤 ,  朴基钟 ,  朴壬洙 ,  李基硕

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：衬底上的第一柱状绝缘图案，沿竖直方向延伸，在第一方向上间隔开并排列成行；衬底上的第二柱状绝缘图案，沿竖直方向延伸，在第一方向上间隔开并排列成行，第二柱状绝缘图案和第一柱状绝缘图案在与第一方向垂直的第二方向上彼此重叠；堆叠在衬底上以在竖直方向上间隔开的硅图案，沿第二方向延伸并位于两个第一柱状绝缘图案之间和两个第二柱状绝缘图案之间；每个硅图案的上表面和下表面中的每个表面上的字线，沿第一方向延伸，接触第一柱状绝缘图案和/或第二柱状绝缘图案中的至少一个的侧壁；接触硅图案中的至少第一硅图案的第一侧壁的位线，沿竖直方向延伸；及接触第一硅图案的第二侧壁的电容器，沿水平方向设置。