-
公开(公告)号：CN114765211A
公开(公告)日：2022-07-19
申请号：CN202210049811.5
申请日：2022-01-17
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/78 , H01L27/088
Abstract: 提供了一种半导体装置。该半导体装置包括：衬底；第一基鳍，其从衬底突出并在第一方向上延伸；以及第一鳍型图案，其从第一基鳍突出并在第一方向上延伸。第一基鳍包括第一侧壁和第二侧壁，第一侧壁和第二侧壁在第一方向上延伸，第一侧壁与第二侧壁相对，第一基鳍的第一侧壁至少部分地限定第一深沟槽，第一基鳍的第二侧壁至少部分地限定第二深沟槽，并且第一深沟槽的深度大于第二深沟槽的深度。
-
公开(公告)号：CN106128958B
公开(公告)日：2021-06-11
申请号：CN201610293686.7
申请日：2016-05-05
Applicant: 三星电子株式会社
IPC: H01L21/336
Abstract: 一种制造半导体器件的方法包括：形成从衬底突出的有源图案；在所述有源图案上形成衬里层；在所述衬里层上形成与所述有源图案交叉的牺牲栅极图案；在所述有源图案上以及在所述牺牲栅极图案的两侧形成源极/漏极区；形成层间绝缘层以覆盖所述源极/漏极区；在所述层间绝缘层上形成多个封盖绝缘图案，以暴露所述牺牲栅极图案；以及通过使用所述封盖绝缘图案作为刻蚀掩模的刻蚀工艺去除所述牺牲栅极图案和所述衬里层，以形成暴露所述有源图案的间隙区。所述有源图案包括具有比所述衬底的晶格常数大的晶格常数的材料，并且所述封盖绝缘图案包括相对于所述衬里层具有刻蚀选择性的材料。
-
公开(公告)号：CN108109994B
公开(公告)日：2023-04-18
申请号：CN201711180414.7
申请日：2017-11-23
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/088 , H10B12/00 , H01L21/033
Abstract: 本公开涉及有源图案结构及包括其的半导体器件。一种有源图案结构可以包括含有源图案阵列的衬底，有源图案阵列由包括第一沟槽至第三沟槽的多个沟槽、以及分别在第一沟槽至第三沟槽中的第一隔离图案至第三隔离图案限定。有源图案阵列可以包括在第一方向上延伸的多个第一有源图案和多个第二有源图案，第一沟槽至第三沟槽可以在第一有源图案与第二有源图案之间并且可以包括彼此不同的宽度。有源图案阵列可以包括有源图案组，其包括顺序地布置在基本上垂直于第一方向的第二方向上的所述多个第一有源图案中的第一有源图案和所述多个第二有源图案中的第二有源图案。所述多个第一有源图案和所述多个第二有源图案的每个可以具有微小的宽度。
-
公开(公告)号：CN109560037A
公开(公告)日：2019-04-02
申请号：CN201810710445.7
申请日：2018-07-02
Applicant: 三星电子株式会社
IPC: H01L21/762
Abstract: 本发明提供一种包括器件隔离区的半导体器件。所述半导体器件包括设置在衬底上的第一有源区以及位于所述有源区之间的隔离区。所述隔离区包括由第一绝缘材料形成的第一部分及由第二绝缘材料形成的第二部分，所述第二绝缘材料具有与所述第一绝缘材料的特性不同的特性。所述第一部分比所述第二部分更靠近所述第一有源区。所述第二部分具有高度与所述第一部分的底表面的高度不同的底表面。
-
公开(公告)号：CN106057867A
公开(公告)日：2016-10-26
申请号：CN201610230485.2
申请日：2016-04-14
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78
Abstract: 本公开提供了半导体器件。一种半导体器件包括在基板上的由隔离层限定的多个有源鳍、在有源鳍和隔离层上的栅结构、以及覆盖栅结构的侧壁的栅间隔物结构。栅结构的侧壁包括分别具有第一坡度、第二坡度和第三坡度的第一区域、第二区域和第三区域。第二坡度从第二区域的底部朝向顶部增大。第二坡度在第二区域的底部具有小于第一坡度的值。第三坡度大于第二坡度。
-
Patent Agency Ranking
公开(公告)号：CN109560037B
公开(公告)日：2025-01-07
申请号：CN201810710445.7
申请日：2018-07-02
Applicant: 三星电子株式会社
IPC: H01L21/762
Abstract: 本发明提供一种包括器件隔离区的半导体器件。所述半导体器件包括设置在衬底上的第一有源区以及位于所述有源区之间的隔离区。所述隔离区包括由第一绝缘材料形成的第一部分及由第二绝缘材料形成的第二部分，所述第二绝缘材料具有与所述第一绝缘材料的特性不同的特性。所述第一部分比所述第二部分更靠近所述第一有源区。所述第二部分具有高度与所述第一部分的底表面的高度不同的底表面。
-
公开(公告)号：CN114628393A
公开(公告)日：2022-06-14
申请号：CN202111374019.9
申请日：2021-11-19
Applicant: 三星电子株式会社
IPC: H01L27/11
Abstract: 一种半导体器件包括：衬底，具有第一存储单元和第二存储单元，第一存储单元和第二存储单元在第一方向上彼此相邻；第一至第四存储鳍，在第一存储单元中在第一方向上彼此相邻，第一至第四存储鳍从衬底突出；第五至第八存储鳍，在第二存储单元中在第一方向上彼此相邻，第五至第八存储鳍从衬底突出；以及第一浅器件隔离层，在第四存储鳍和第五存储鳍之间，第一浅器件隔离层的侧壁具有拐点。
-
公开(公告)号：CN106057867B
公开(公告)日：2021-03-12
申请号：CN201610230485.2
申请日：2016-04-14
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78
Abstract: 本公开提供了半导体器件。一种半导体器件包括在基板上的由隔离层限定的多个有源鳍、在有源鳍和隔离层上的栅结构、以及覆盖栅结构的侧壁的栅间隔物结构。栅结构的侧壁包括分别具有第一坡度、第二坡度和第三坡度的第一区域、第二区域和第三区域。第二坡度从第二区域的底部朝向顶部增大。第二坡度在第二区域的底部具有小于第一坡度的值。第三坡度大于第二坡度。
-
公开(公告)号：CN108109994A
公开(公告)日：2018-06-01
申请号：CN201711180414.7
申请日：2017-11-23
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/088 , H01L27/108 , H01L21/033
CPC classification number: H01L27/0886 , B82Y10/00 , H01L21/3086 , H01L21/762 , H01L21/76229 , H01L21/823431 , H01L21/823481 , H01L29/045 , H01L29/0649 , H01L29/0673 , H01L29/1033 , H01L29/42392 , H01L29/775 , H01L27/0207 , H01L21/0332 , H01L27/108
Abstract: 本公开涉及有源图案结构及包括其的半导体器件。一种有源图案结构可以包括含有源图案阵列的衬底，有源图案阵列由包括第一沟槽至第三沟槽的多个沟槽、以及分别在第一沟槽至第三沟槽中的第一隔离图案至第三隔离图案限定。有源图案阵列可以包括在第一方向上延伸的多个第一有源图案和多个第二有源图案，第一沟槽至第三沟槽可以在第一有源图案与第二有源图案之间并且可以包括彼此不同的宽度。有源图案阵列可以包括有源图案组，其包括顺序地布置在基本上垂直于第一方向的第二方向上的所述多个第一有源图案中的第一有源图案和所述多个第二有源图案中的第二有源图案。所述多个第一有源图案和所述多个第二有源图案的每个可以具有微小的宽度。
-
公开(公告)号：CN106128958A
公开(公告)日：2016-11-16
申请号：CN201610293686.7
申请日：2016-05-05
Applicant: 三星电子株式会社
IPC: H01L21/336
CPC classification number: H01L29/66795 , H01L29/0847 , H01L29/66545
Abstract: 一种制造半导体器件的方法包括：形成从衬底突出的有源图案；在所述有源图案上形成衬里层；在所述衬里层上形成与所述有源图案交叉的牺牲栅极图案；在所述有源图案上以及在所述牺牲栅极图案的两侧形成源极/漏极区；形成层间绝缘层以覆盖所述源极/漏极区；在所述层间绝缘层上形成多个封盖绝缘图案，以暴露所述牺牲栅极图案；以及通过使用所述封盖绝缘图案作为刻蚀掩模的刻蚀工艺去除所述牺牲栅极图案和所述衬里层，以形成暴露所述有源图案的间隙区。所述有源图案包括具有比所述衬底的晶格常数大的晶格常数的材料，并且所述封盖绝缘图案包括相对于所述衬里层具有刻蚀选择性的材料。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.036 seconds)
