-
公开(公告)号：CN111965959A
公开(公告)日：2020-11-20
申请号：CN202010008602.7
申请日：2020-01-06
Applicant: 三星电子株式会社
Abstract: 提供了一种用于制造半导体器件的装置和用于去除光刻胶的装置。所述用于制造半导体器件的装置可以包括喷嘴和紫外线发射器，所述喷嘴具有被构造成喷射溶液的狭缝，所述紫外线发射器设置在所述喷嘴的外部。所述紫外线发射器和所述喷嘴可以被构造成能够水平移动。所述狭缝可以设置在所述喷嘴的底表面上。
-
公开(公告)号：CN112310147B
公开(公告)日：2024-07-26
申请号：CN202010652460.8
申请日：2020-07-08
Applicant: 三星电子株式会社
Abstract: 提供了一种包括数据存储材料图案的半导体器件。所述半导体器件包括：位于衬底上的第一导电结构；位于所述第一导电结构上的第二导电结构；以及位于所述第一导电结构与所述第二导电结构之间的第一存储单元结构，其中，所述第一存储单元结构包括：位于所述第一导电结构上的开关材料图案；位于所述开关材料图案上的数据存储材料图案；以及位于所述数据存储材料图案上的上导电图案，其中，所述数据存储材料图案的下部区域的第一宽度小于所述开关材料图案的第一宽度，并且其中，所述上导电图案的第一宽度小于所述数据存储材料图案的上部区域的宽度。
-
公开(公告)号：CN110896065A
公开(公告)日：2020-03-20
申请号：CN201910514165.3
申请日：2019-06-14
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L43/02 , H01L43/08
Abstract: 提供了一种半导体器件，其包括位于衬底上的导电结构、位于所述导电结构上的蚀刻停止层、位于所述蚀刻停止层上的绝缘层以及延伸穿过所述蚀刻停止层和所述绝缘层并接触所述导电结构的接触插塞。所述接触插塞可以包括顺序堆叠并彼此接触的第一导电图案结构和第二导电图案结构。所述第一导电图案结构的上表面的宽度可以大于所述第二导电图案结构的下表面的宽度。所述第一导电图案结构的至少上部可以具有不垂直于所述衬底的上表面而是相对于所述衬底的所述上表面倾斜的侧壁。
-
公开(公告)号：CN104183551B
公开(公告)日：2018-08-28
申请号：CN201410217159.9
申请日：2014-05-22
Applicant: 三星电子株式会社
IPC: H01L21/8239 , H01L27/105
Abstract: 一种制造半导体器件的方法可以包括在衬底上形成材料层；执行选择性氧化工艺，以在材料层的第一表面上形成覆盖氧化物层，其中材料层的第二表面没有被氧化；以及经由第二表面蚀刻材料层以形成材料图案。覆盖氧化物层的蚀刻速率小于材料层的蚀刻速率。一种半导体器件可以包括在衬底上的下电极；数据存储部件，在下电极的上表面上；上电极，在数据存储部件上；以及覆盖氧化物层，布置在上电极的上表面的至少一部分上。覆盖氧化物层可以包括通过上电极的上表面的氧化而形成的氧化物。
-
公开(公告)号：CN104183551A
公开(公告)日：2014-12-03
申请号：CN201410217159.9
申请日：2014-05-22
Applicant: 三星电子株式会社
IPC: H01L21/8239 , H01L27/105
Abstract: 一种制造半导体器件的方法可以包括在衬底上形成材料层；执行选择性氧化工艺，以在材料层的第一表面上形成覆盖氧化物层，其中材料层的第二表面没有被氧化；以及经由第二表面蚀刻材料层以形成材料图案。覆盖氧化物层的蚀刻速率小于材料层的蚀刻速率。一种半导体器件可以包括在衬底上的下电极；数据存储部件，在下电极的上表面上；上电极，在数据存储部件上；以及覆盖氧化物层，布置在上电极的上表面的至少一部分上。覆盖氧化物层可以包括通过上电极的上表面的氧化而形成的氧化物。
-
Patent Agency Ranking
公开(公告)号：CN100576450C
公开(公告)日：2009-12-30
申请号：CN200510116124.7
申请日：2005-10-26
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/768
CPC classification number: H01L27/11521 , H01L27/115
Abstract: 一种制造半导体器件的方法，包括，在衬底上形成绝缘图形。绝缘图形具有露出衬底表面的至少一个开口。然后，在衬底上形成第一多晶硅层，以便第一多晶硅层填充开口。第一多晶硅层还包括在其中的空隙。第一多晶硅层的上部被除去，以便空隙扩大到凹部，以及凹部被露出。在衬底上形成第二多晶硅层，以便第二多晶硅层填充凹部。
-
公开(公告)号：CN112310147A
公开(公告)日：2021-02-02
申请号：CN202010652460.8
申请日：2020-07-08
Applicant: 三星电子株式会社
Abstract: 提供了一种包括数据存储材料图案的半导体器件。所述半导体器件包括：位于衬底上的第一导电结构；位于所述第一导电结构上的第二导电结构；以及位于所述第一导电结构与所述第二导电结构之间的第一存储单元结构，其中，所述第一存储单元结构包括：位于所述第一导电结构上的开关材料图案；位于所述开关材料图案上的数据存储材料图案；以及位于所述数据存储材料图案上的上导电图案，其中，所述数据存储材料图案的下部区域的第一宽度小于所述开关材料图案的第一宽度，并且其中，所述上导电图案的第一宽度小于所述数据存储材料图案的上部区域的宽度。
-
公开(公告)号：CN102034760A
公开(公告)日：2011-04-27
申请号：CN201010505766.7
申请日：2010-09-29
Applicant: 三星电子株式会社
IPC: H01L21/8239 , H01L21/28 , H01L21/3213 , H01L27/105
CPC classification number: H01L27/11551 , H01L27/11556 , H01L27/11578 , H01L27/11582 , H01L29/42336 , H01L29/42352 , H01L29/4236 , H01L29/66666 , H01L29/66825 , H01L29/66833 , H01L29/7827 , H01L29/7889 , H01L29/7926
Abstract: 本发明提供了一种三维半导体存储器器件及其制造方法。制造半导体存储器器件的方法包括：在衬底上，交替并重复地堆叠牺牲层和绝缘层；形成穿过所述牺牲层和所述绝缘层的有源图案；对所述绝缘层和所述牺牲层连续构图，以形成沟槽；去除所述沟槽中暴露的牺牲层以形成凹进区，暴露所述有源图案的侧壁；在所述衬底上形成信息储存层；在所述信息储存层上形成栅传导层，使得所述栅传导层填充所述凹进区并且限定所述沟槽中的空区，所述空区由所述栅传导层环绕；以及对所述栅传导层执行各向同性蚀刻工艺，以在所述凹进区中形成栅电极，使得所述栅电极彼此分开。
-
公开(公告)号：CN102034760B
公开(公告)日：2014-11-19
申请号：CN201010505766.7
申请日：2010-09-29
Applicant: 三星电子株式会社
IPC: H01L21/8239 , H01L21/28 , H01L21/3213 , H01L27/105
CPC classification number: H01L27/11551 , H01L27/11556 , H01L27/11578 , H01L27/11582 , H01L29/42336 , H01L29/42352 , H01L29/4236 , H01L29/66666 , H01L29/66825 , H01L29/66833 , H01L29/7827 , H01L29/7889 , H01L29/7926
Abstract: 本发明提供了一种三维半导体存储器器件及其制造方法。制造半导体存储器器件的方法包括：在衬底上，交替并重复地堆叠牺牲层和绝缘层；形成穿过所述牺牲层和所述绝缘层的有源图案；对所述绝缘层和所述牺牲层连续构图，以形成沟槽；去除所述沟槽中暴露的牺牲层以形成凹进区，暴露所述有源图案的侧壁；在所述衬底上形成信息储存层；在所述信息储存层上形成栅传导层，使得所述栅传导层填充所述凹进区并且限定所述沟槽中的空区，所述空区由所述栅传导层环绕；以及对所述栅传导层执行各向同性蚀刻工艺，以在所述凹进区中形成栅电极，使得所述栅电极彼此分开。
-
公开(公告)号：CN1779916A
公开(公告)日：2006-05-31
申请号：CN200510116124.7
申请日：2005-10-26
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/768
CPC classification number: H01L27/11521 , H01L27/115
Abstract: 一种制造半导体器件的方法，包括，在衬底上形成绝缘图形。绝缘图形具有露出衬底表面的至少一个开口。然后，在衬底上形成第一多晶硅层，以便第一多晶硅层填充开口。第一多晶硅层还包括在其中的空隙。第一多晶硅层的上部被除去，以便空隙扩大到凹部，以及凹部被露出。在衬底上形成第二多晶硅层，以便第二多晶硅层填充凹部。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.025 seconds)
