公开(公告)号：CN110164956B

公开(公告)日：2022-07-01

申请号：CN201910481251.9

申请日：2014-11-14

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  崔成贤 ,  卓容奭 ,  具本荣 ,  韩在钟

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L21/223 ,  H01L21/8234 ,  H01L21/84

Abstract: 本发明公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。

公开(公告)号：CN107068536B

公开(公告)日：2021-12-28

申请号：CN201610948185.8

申请日：2016-10-24

Applicant: 三星电子株式会社

Inventor： 卓容奭 ,  李泰宗 ,  具本荣 ,  朴起演 ,  崔成贤

IPC: H01L21/02 ,  H01L21/28 ,  H01L29/423

Abstract: 形成SiOCN材料层的方法、材料层堆叠体、半导体器件和其制造方法、及沉积装置，所述形成SiOCN材料层的方法包括：提供衬底；将硅前驱体提供到衬底上；将氧反应物提供到衬底上；将第一碳前驱体提供到衬底上；将第二碳前驱体提供到衬底上；以及将氮反应物提供到衬底上，其中第一碳前驱体和第二碳前驱体是不同的材料。

公开(公告)号：CN107039436A

公开(公告)日：2017-08-11

申请号：CN201710017588.5

申请日：2017-01-11

Applicant: 三星电子株式会社

Inventor： 崔成贤 ,  卓容奭 ,  朴起宽 ,  具本荣 ,  朴起演 ,  徐元吾

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L27/0886 ,  H01L21/02636 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823864 ,  H01L23/26 ,  H01L27/0924 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/7851

Abstract: 本申请公开了一种半导体器件及其制造方法以及半导体结构。所述半导体器件包括：衬底上的有源鳍；有源鳍上的栅极结构；栅极结构的侧壁上的栅极间隔件结构；以及在有源鳍邻近栅极间隔件结构的至少一部分上的源极/漏极层。所述栅极间隔件结构包括顺序地堆叠的湿法刻蚀停止图案、含氧硅图案和除气阻止图案。

公开(公告)号：CN107039436B

公开(公告)日：2022-01-04

申请号：CN201710017588.5

申请日：2017-01-11

Applicant: 三星电子株式会社

Inventor： 崔成贤 ,  卓容奭 ,  朴起宽 ,  具本荣 ,  朴起演 ,  徐元吾

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本申请公开了一种半导体器件及其制造方法以及半导体结构。所述半导体器件包括：衬底上的有源鳍；有源鳍上的栅极结构；栅极结构的侧壁上的栅极间隔件结构；以及在有源鳍邻近栅极间隔件结构的至少一部分上的源极/漏极层。所述栅极间隔件结构包括顺序地堆叠的湿法刻蚀停止图案、含氧硅图案和除气阻止图案。

公开(公告)号：CN106847812B

公开(公告)日：2021-11-02

申请号：CN201610884035.5

申请日：2016-10-10

Applicant: 三星电子株式会社

Inventor： 卓容奭 ,  朴起宽 ,  李泰宗 ,  具本荣 ,  朴起演 ,  崔成贤

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本公开提供了集成电路器件。一种集成电路器件包括：鳍型有源区域，从基板突出并具有在第一水平面处的上表面；纳米片，平行于鳍型有源区域的上表面延伸并包括沟道区域，纳米片位于与鳍型有源区域的上表面间隔开的第二水平面处；栅极，设置在鳍型有源区域上并围绕纳米片的至少一部分，栅极在交叉鳍型有源区域的方向上延伸；栅极介电层，设置在纳米片和栅极之间；源极和漏极区域，形成在鳍型有源区域上并连接到纳米片的一端；第一绝缘间隔物，在纳米片上，第一绝缘间隔物覆盖栅极的侧壁；以及第二绝缘间隔物，设置在栅极与源极和漏极区域之间且在鳍型有源区域的上表面和纳米片之间的空间中，第二绝缘间隔物具有多层结构。

公开(公告)号：CN106847812A

公开(公告)日：2017-06-13

申请号：CN201610884035.5

申请日：2016-10-10

Applicant: 三星电子株式会社

Inventor： 卓容奭 ,  朴起宽 ,  李泰宗 ,  具本荣 ,  朴起演 ,  崔成贤

IPC: H01L27/088 ,  H01L21/8234

CPC classification number: H01L29/4991 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66742 ,  H01L29/78696 ,  H01L27/0886 ,  H01L21/823431 ,  H01L21/823481

Abstract: 本公开提供了集成电路器件。一种集成电路器件包括：鳍型有源区域，从基板突出并具有在第一水平面处的上表面；纳米片，平行于鳍型有源区域的上表面延伸并包括沟道区域，纳米片位于与鳍型有源区域的上表面间隔开的第二水平面处；栅极，设置在鳍型有源区域上并围绕纳米片的至少一部分，栅极在交叉鳍型有源区域的方向上延伸；栅极介电层，设置在纳米片和栅极之间；源极和漏极区域，形成在鳍型有源区域上并连接到纳米片的一端；第一绝缘间隔物，在纳米片上，第一绝缘间隔物覆盖栅极的侧壁；以及第二绝缘间隔物，设置在栅极与源极和漏极区域之间且在鳍型有源区域的上表面和纳米片之间的空间中，第二绝缘间隔物具有多层结构。

公开(公告)号：CN110164956A

公开(公告)日：2019-08-23

申请号：CN201910481251.9

申请日：2014-11-14

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  崔成贤 ,  卓容奭 ,  具本荣 ,  韩在钟

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L21/223 ,  H01L21/8234 ,  H01L21/84

Abstract: 本发明公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。

公开(公告)号：CN104637820B

公开(公告)日：2019-06-25

申请号：CN201410646259.3

申请日：2014-11-14

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  崔成贤 ,  卓容奭 ,  具本荣 ,  韩在钟

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。

公开(公告)号：CN107068536A

公开(公告)日：2017-08-18

申请号：CN201610948185.8

申请日：2016-10-24

Applicant: 三星电子株式会社

Inventor： 卓容奭 ,  李泰宗 ,  具本荣 ,  朴起演 ,  崔成贤

IPC: H01L21/02 ,  H01L21/28 ,  H01L29/423

CPC classification number: H01L21/02126 ,  C23C16/30 ,  C23C16/45531 ,  C23C16/45536 ,  H01L21/02211 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/28088 ,  H01L27/0924 ,  H01L27/1104 ,  H01L27/1116 ,  H01L29/4966 ,  H01L29/4983 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7851 ,  H01L21/0214 ,  H01L21/02282 ,  H01L21/28194 ,  H01L29/42364

Abstract: 形成SiOCN材料层的方法、材料层堆叠体、半导体器件和其制造方法、及沉积装置，所述形成SiOCN材料层的方法包括：提供衬底；将硅前驱体提供到衬底上；将氧反应物提供到衬底上；将第一碳前驱体提供到衬底上；将第二碳前驱体提供到衬底上；以及将氮反应物提供到衬底上，其中第一碳前驱体和第二碳前驱体是不同的材料。

公开(公告)号：CN104637820A

公开(公告)日：2015-05-20

申请号：CN201410646259.3

申请日：2014-11-14

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  崔成贤 ,  卓容奭 ,  具本荣 ,  韩在钟

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。