-
公开(公告)号:CN103325833B
公开(公告)日:2018-08-07
申请号:CN201310089305.X
申请日:2013-03-20
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/08 , H01L27/092
Abstract: 本发明提供种场效应晶体管以及包括其的半导体器件和集成电路器件。根据该场效应晶体管,源极区和漏极区被提供在衬底上以及鳍部被提供为从衬底突出。鳍部将源极区和漏极区彼此连接。栅电极图案设置在鳍部上并且延伸以交叉鳍部。栅电介质层设置在鳍部和栅电极图案之间。半导体层设置在鳍部和栅电介质层之间。半导体层和鳍部分别具有彼此不同的掺杂剂浓度。
-
公开(公告)号:CN103839945B
公开(公告)日:2018-09-28
申请号:CN201310608485.8
申请日:2013-11-26
Applicant: 三星电子株式会社
Abstract: 本公开提供了半导体器件和SRAM器件。包括第一晶体管和第二晶体管的半导体器件集成在基板上。第一和第二晶体管的每个包括纳米尺寸有源区域,该纳米尺寸有源区域包括提供在纳米尺寸有源区域的各端部中的源极区域和漏极区域以及提供在源极区域和漏极区域之间的沟道形成区域。第一晶体管的源极区域和漏极区域具有与第二晶体管的源极区域和漏极区域相同的导电类型,第二晶体管具有比第一晶体管低的阈值电压。第二晶体管的沟道形成区域可以包括同质掺杂区域,该同质掺杂区域的导电类型与第二晶体管的源极区域和漏极区域的导电类型相同,且与第一晶体管的沟道形成区域的导电类型不同。
-
公开(公告)号:CN103296088B
公开(公告)日:2018-04-27
申请号:CN201310061264.3
申请日:2013-02-27
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
CPC classification number: H01L29/6681 , H01L21/02255 , H01L21/32053 , H01L21/76224 , H01L27/092 , H01L29/517 , H01L29/66545 , H01L29/66795 , H01L29/7848 , H01L29/785
Abstract: 本发明提供了场效应晶体管及其制造方法。该晶体管可以包括:具有有源图案的基板,该有源图案具有顶表面和两个侧壁;栅电极,邻近有源图案的顶表面和侧壁并且跨过有源图案;栅间隔物,覆盖栅电极的侧壁;栅电介质图案,在栅电极的底表面处;源电极,在栅电极的一侧的有源图案上;漏电极,在栅电极的另一侧的有源图案上;以及硅化物图案,分别在源电极和漏电极的表面上。栅电介质图案包括至少一个高k层,栅间隔物的介电常数小于栅电介质图案的介电常数。
-
公开(公告)号:CN103325736B
公开(公告)日:2018-01-02
申请号:CN201310087395.9
申请日:2013-03-19
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L21/336
CPC classification number: H01L29/1033 , H01L21/02107 , H01L21/302 , H01L21/3086 , H01L21/823821 , H01L27/0924 , H01L29/0649 , H01L29/66477 , H01L29/66818 , H01L29/785
Abstract: 提供了具有不同鳍宽的鳍式场效应晶体管的制作方法。该方法包括:准备具有第一区域和第二区域的衬底;在第一区域和第二区域上形成鳍部,每个鳍部从所述衬底上突出且具有第一宽度;形成第一掩模图案,以暴露第一区域上的鳍部并覆盖第二区域上的鳍部;以及改变第一区域上的鳍部的宽度。
-
公开(公告)号:CN103839945A
公开(公告)日:2014-06-04
申请号:CN201310608485.8
申请日:2013-11-26
Applicant: 三星电子株式会社
CPC classification number: H01L27/0924 , H01L21/823412 , H01L21/823431 , H01L21/823807 , H01L21/823821 , H01L27/0883 , H01L27/0886 , H01L27/0922
Abstract: 本公开提供了半导体器件和SRAM器件。包括第一晶体管和第二晶体管的半导体器件集成在基板上。第一和第二晶体管的每个包括纳米尺寸有源区域,该纳米尺寸有源区域包括提供在纳米尺寸有源区域的各端部中的源极区域和漏极区域以及提供在源极区域和漏极区域之间的沟道形成区域。第一晶体管的源极区域和漏极区域具有与第二晶体管的源极区域和漏极区域相同的导电类型,第二晶体管具有比第一晶体管低的阈值电压。第二晶体管的沟道形成区域可以包括同质掺杂区域,该同质掺杂区域的导电类型与第二晶体管的源极区域和漏极区域的导电类型相同,且与第一晶体管的沟道形成区域的导电类型不同。
-
公开(公告)号:CN103378098A
公开(公告)日:2013-10-30
申请号:CN201310140963.7
申请日:2013-04-22
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
CPC classification number: H01L21/823821 , H01L27/0924 , H01L29/66636 , H01L29/7848
Abstract: 本发明公开了包括应力邻近效应的集成电路装置及其制造方法。一种集成电路包括衬底上的特定导电类型的第一FET和第二FET,其中第一FET的第一源极/漏极区域与第一FET的第一沟道区域的中心之间的距离小于第二FET的第二源极/漏极区域与第二FET的第二沟道区域的中心之间的距离。
-
公开(公告)号:CN103296088A
公开(公告)日:2013-09-11
申请号:CN201310061264.3
申请日:2013-02-27
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
CPC classification number: H01L29/6681 , H01L21/02255 , H01L21/32053 , H01L21/76224 , H01L27/092 , H01L29/517 , H01L29/66545 , H01L29/66795 , H01L29/7848 , H01L29/785
Abstract: 本发明提供了场效应晶体管及其制造方法。该晶体管可以包括:具有有源图案的基板,该有源图案具有顶表面和两个侧壁;栅电极,邻近有源图案的顶表面和侧壁并且跨过有源图案;栅间隔物,覆盖栅电极的侧壁;栅电介质图案,在栅电极的底表面处;源电极,在栅电极的一侧的有源图案上;漏电极,在栅电极的另一侧的有源图案上;以及硅化物图案,分别在源电极和漏电极的表面上。栅电介质图案包括至少一个高k层,栅间隔物的介电常数小于栅电介质图案的介电常数。
-
公开(公告)号:CN101369578A
公开(公告)日:2009-02-18
申请号:CN200810171446.5
申请日:2008-06-30
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L21/82 , H01L21/762
CPC classification number: H01L29/7841 , H01L27/1203 , H01L27/1207 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种具有浮体元件和基体元件的半导体器件及其制造方法。该半导体器件包括具有基体元件区和浮体元件区的衬底。还设置了限定衬底的基体元件区的有源区和限定衬底的浮体元件区的第一元件区上的顺次堆叠的第一埋层图案和第一有源图案的隔离区。也设置了插设在第一埋层图案和衬底之间以及第一埋层图案和第一有源图案之间的第一埋层电介质层。
-
公开(公告)号:CN1518127A
公开(公告)日:2004-08-04
申请号:CN200410001940.9
申请日:2004-01-16
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66651 , H01L21/823412 , H01L21/823437 , H01L21/823487 , H01L29/0653
Abstract: 提供一种金属氧化物半导体(MOS)晶体管的单元,包括集成电路衬底以及集成电路衬底上的MOS晶体管。MOS晶体管具有源区、漏区以及栅极。栅极位于源区和漏区之间。在源区和漏区下面以及源区和集成电路衬底与漏区和集成电路衬底的每一个之间提供第一和第二隔开的缓冲区。
-
公开(公告)号:CN103378098B
公开(公告)日:2018-09-14
申请号:CN201310140963.7
申请日:2013-04-22
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 公开了包括应力邻近效应的集成电路装置及其制造方法。一种集成电路包括衬底上的特定导电类型的第一FET和第二FET,其中第一FET的第一源极/漏极区域与第一FET的第一沟道区域的中心之间的距离小于第二FET的第二源极/漏极区域与第二FET的第二沟道区域的中心之间的距离。
-
-
-
-
-
-
-
-
-