公开(公告)号：US07138302B2

公开(公告)日：2006-11-21

申请号：US10755763

申请日：2004-01-12

申请人： Qi Xiang ,  James N. Pan ,  Jung-Suk Goo

发明人： Qi Xiang ,  James N. Pan ,  Jung-Suk Goo

IPC分类号： H01L21/335 ,  H01L21/84 ,  H01L21/338 ,  H01L21/8249 ,  H01L27/01

CPC分类号： H01L29/785 ,  H01L29/66795 ,  H01L29/7842

摘要： An exemplary embodiment relates to a method of FinFET channel structure formation. The method can include providing a compound semiconductor layer above an insulating layer, providing a trench in the compound semiconductor layer, and providing a strained semiconductor layer above the compound semiconductor layer and within the trench. The method can also include removing the strained semiconductor layer from above the compound semiconductor layer, thereby leaving the strained semiconductor layer within the trench and removing the compound semiconductor layer to leave the strained semiconductor layer and form the fin-shaped channel region.

摘要翻译： 示例性实施例涉及FinFET沟道结构形成的方法。 该方法可以包括在绝缘层之上提供化合物半导体层，在化合物半导体层中提供沟槽，并在化合物半导体层之上和沟槽内提供应变半导体层。 该方法还可以包括从化合物半导体层上方去除应变半导体层，从而将应变半导体层留在沟槽内，并去除化合物半导体层以留下应变半导体层并形成鳍状沟道区。

公开(公告)号：US07078299B2

公开(公告)日：2006-07-18

申请号：US10654631

申请日：2003-09-03

申请人： Witold P. Maszara ,  Jung-Suk Goo ,  James N. Pan ,  Qi Xiang

发明人： Witold P. Maszara ,  Jung-Suk Goo ,  James N. Pan ,  Qi Xiang

IPC分类号： H01L21/336

CPC分类号： H01L29/785 ,  A61F5/3776 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/78687 ,  Y10S438/933

摘要： A method of forming a finFET transistor using a sidewall epitaxial layer includes forming a silicon germanium (SiGe) layer above an oxide layer above a substrate, forming a cap layer above the SiGe layer, removing portions of the SiGe layer and the cap layer to form a feature, forming sidewalls along lateral walls of the feature, and removing the feature.

摘要翻译： 使用侧壁外延层形成finFET晶体管的方法包括在衬底上方的氧化层上形成硅锗（SiGe）层，在SiGe层上方形成覆盖层，去除SiGe层和覆盖层的部分以形成 特征，沿着所述特征的侧壁形成侧壁，以及去除所述特征。

公开(公告)号：US07732336B2

公开(公告)日：2010-06-08

申请号：US12115473

申请日：2008-05-05

申请人： Qi Xiang ,  James N. Pan ,  Jung-Suk Goo

发明人： Qi Xiang ,  James N. Pan ,  Jung-Suk Goo

IPC分类号： H01L21/311

CPC分类号： H01L29/66742 ,  H01L21/76283 ,  H01L29/458 ,  H01L29/7842 ,  H01L29/78687 ,  Y10S438/933

摘要： A method of manufacturing an integrated circuit (IC) utilizes a shallow trench isolation (STI) technique. The shallow trench isolation technique is used in strained silicon (SMOS) process. The strained material is formed after the trench is formed. The process can be utilized on a compound semiconductor layer above a box layer.

摘要翻译： 集成电路（IC）的制造方法利用浅沟槽隔离（STI）技术。 浅沟槽隔离技术用于应变硅（SMOS）工艺。 在形成沟槽之后形成应变材料。 该方法可以用在盒层上方的化合物半导体层上。

公开(公告)号：US20080213952A1

公开(公告)日：2008-09-04

申请号：US12115473

申请日：2008-05-05

申请人： Qi Xiang ,  James N. Pan ,  Jung-Suk Goo

发明人： Qi Xiang ,  James N. Pan ,  Jung-Suk Goo

IPC分类号： H01L21/762

CPC分类号： H01L29/66742 ,  H01L21/76283 ,  H01L29/458 ,  H01L29/7842 ,  H01L29/78687 ,  Y10S438/933

摘要： A method of manufacturing an integrated circuit (IC) utilizes a shallow trench isolation (STI) technique. The shallow trench isolation technique is used in strained silicon (SMOS) process. The strained material is formed after the trench is formed. The process can be utilized on a compound semiconductor layer above a box layer.

摘要翻译： 集成电路（IC）的制造方法利用浅沟槽隔离（STI）技术。 浅沟槽隔离技术用于应变硅（SMOS）工艺。 在形成沟槽之后形成应变材料。 该方法可以用在盒层上方的化合物半导体层上。

公开(公告)号：US07033869B1

公开(公告)日：2006-04-25

申请号：US10755896

申请日：2004-01-13

申请人： Qi Xiang ,  Jung-Suk Goo ,  James N. Pan

发明人： Qi Xiang ,  Jung-Suk Goo ,  James N. Pan

IPC分类号： H01L21/00 ,  H01L21/84 ,  H01L27/01 ,  H01L27/12

CPC分类号： H01L29/66545 ,  H01L29/4908 ,  H01L29/78687

摘要： An SOI substrate comprises a layer of strained silicon sandwiched between a dielectric layer and a layer of strained silicon. The substrate may be used to form a strained silicon SOI MOSFET having a gate electrode that extends through the silicon germanium layer to a channel region formed in the strained silicon layer. The MOSFET may be formed in a fully depleted state by using a strained silicon layer of appropriate thickness.

摘要翻译： SOI衬底包括夹在电介质层和应变硅层之间的应变层的层。 衬底可以用于形成具有延伸穿过硅锗层的栅电极到形成在应变硅层中的沟道区的应变硅SOI MOSFET。 可以通过使用适当厚度的应变硅层，在完全耗尽状态下形成MOSFET。

公开(公告)号：US06936516B1

公开(公告)日：2005-08-30

申请号：US10755811

申请日：2004-01-12

申请人： Jung-Suk Goo ,  Qi Xiang ,  James N. Pan

发明人： Jung-Suk Goo ,  Qi Xiang ,  James N. Pan

IPC分类号： H01L21/00 ,  H01L21/336 ,  H01L29/10 ,  H01L29/786

CPC分类号： H01L29/785 ,  H01L29/1054 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/78687

摘要： An exemplary embodiment relates to a method of FinFET formation. The method can include providing a sacrificial fin structure, removing the sacrificial fin structure, and providing a strained silicon layer at the location of the removed sacrificial gate structure. The FinFET can include a strained-Si MOSFET channel region.

摘要翻译： 示例性实施例涉及FinFET形成的方法。 该方法可以包括提供牺牲鳍结构，去除牺牲鳍结构，以及在去除的牺牲栅结构的位置处提供应变硅层。 FinFET可以包括应变Si MOSFET沟道区域。

公开(公告)号：US06929992B1

公开(公告)日：2005-08-16

申请号：US10738496

申请日：2003-12-17

申请人： Ihsan J. Djomehri ,  Qi Xiang ,  Jung-Suk Goo ,  James N. Pan

发明人： Ihsan J. Djomehri ,  Qi Xiang ,  Jung-Suk Goo ,  James N. Pan

IPC分类号： H01L21/28 ,  H01L21/8238 ,  H01L21/84 ,  H01L27/12 ,  H01L29/49 ,  H01L29/786

CPC分类号： H01L21/823842 ,  H01L21/28097 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/4908 ,  H01L29/785 ,  H01L29/78687

摘要： The threshold voltage shift exhibited by strained silicon NMOS devices is compensated with respect to the threshold voltages of PMOS devices formed on the same substrate by increasing the work function of the NMOS gates. The NMOS gate work function exceeds the PMOS gate work function so as to compensate for a difference in the respective NMOS and PMOS threshold voltages. The NMOS gates are preferably fully silicided while the PMOS gates are partially silicided.

摘要翻译： 通过增加NMOS栅极的功函数，相对于在同一衬底上形成的PMOS器件的阈值电压补偿由应变硅NMOS器件表现出的阈值电压漂移。 NMOS栅极功能超过PMOS栅极功能，以补偿各个NMOS和PMOS阈值电压的差异。 NMOS栅极优选是完全硅化的，而PMOS栅极部分地被硅化。

公开(公告)号：US07462549B2

公开(公告)日：2008-12-09

申请号：US10755602

申请日：2004-01-12

申请人： Qi Xiang ,  James N. Pan ,  Jung-Suk Goo

发明人： Qi Xiang ,  James N. Pan ,  Jung-Suk Goo

IPC分类号： H01L21/76

CPC分类号： H01L29/66742 ,  H01L21/76283 ,  H01L29/458 ,  H01L29/7842 ,  H01L29/78687 ,  Y10S438/933

摘要： A method of manufacturing an integrated circuit (IC) utilizes a shallow trench isolation (STI) technique. The shallow trench isolation technique is used in strained silicon (SMOS) process. The strained material is formed after the trench is formed. The process can be utilized on a compound semiconductor layer above a box layer.

摘要翻译： 集成电路（IC）的制造方法利用浅沟槽隔离（STI）技术。 浅沟槽隔离技术用于应变硅（SMOS）工艺。 在形成沟槽之后形成应变材料。 该方法可以用在盒层上方的化合物半导体层上。

公开(公告)号：US06955969B2

公开(公告)日：2005-10-18

申请号：US10654497

申请日：2003-09-03

申请人： Ihsan J. Djomehri ,  Jung-Suk Goo ,  Srinath Krishnan ,  Witold P. Maszara ,  James N. Pan ,  Qi Xiang

发明人： Ihsan J. Djomehri ,  Jung-Suk Goo ,  Srinath Krishnan ,  Witold P. Maszara ,  James N. Pan ,  Qi Xiang

IPC分类号： H01L21/20 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336 ,  H01L21/338

CPC分类号： H01L29/0847 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/78

摘要： A method of forming a channel region for a transistor includes forming a layer of silicon germanium (SiGe) above a substrate, forming an oxide layer above the SiGe layer wherein the oxide layer includes an aperture in a channel area and the aperture is filled with a SiGe feature, depositing a layer having a first thickness above the oxide layer and the SiGe feature, and forming source and drain regions in the layer.

摘要翻译： 形成用于晶体管的沟道区的方法包括在衬底上形成硅锗层（SiGe），在SiGe层上形成氧化物层，其中氧化物层包括沟道区中的孔，并且孔填充有 SiGe特征，在氧化物层上沉积具有第一厚度的层和SiGe特征，以及在该层中形成源区和漏区。

公开(公告)号：US06900143B1

公开(公告)日：2005-05-31

申请号：US10658963

申请日：2003-09-09

申请人： James N. Pan ,  Jung-Suk Goo ,  Qi Xiang

发明人： James N. Pan ,  Jung-Suk Goo ,  Qi Xiang

IPC分类号： H01L21/285 ,  H01L21/336 ,  H01L21/461 ,  H01L29/10 ,  H01L29/78

CPC分类号： H01L29/6659 ,  H01L21/28525 ,  H01L29/1054 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/7833

摘要： The thermal conductivity of strained silicon MOSFETs and strained silicon SOI MOSFETs is improved by providing a silicon germanium carbide thermal dissipation layer beneath a silicon germanium layer on which strained silicon is grown. The silicon germanium carbide thermal dissipation layer has a higher thermal conductivity than silicon germanium, thus providing more efficient removal of thermal energy generated in active regions.

摘要翻译： 通过在其上生长应变硅的硅锗层之下提供硅碳化硅散热层来改善应变硅MOSFET和应变硅SOI MOSFET的导热性。 硅碳化硅散热层具有比硅锗更高的热导率，从而提供更有效地去除在活性区域中产生的热能。