公开(公告)号：US08802524B2

公开(公告)日：2014-08-12

申请号：US13053223

申请日：2011-03-22

申请人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Yi-Wei Chen ,  Hsin-Fu Huang ,  Tzung-Ying Lee ,  Min-Chuan Tsai ,  Chan-Lon Yang ,  Chun-Yuan Wu ,  Teng-Chun Tsai ,  Guang-Yaw Hwang ,  Chia-Lin Hsu ,  Jie-Ning Yang ,  Cheng-Guo Chen ,  Jung-Tsung Tseng ,  Zhi-Cheng Lee ,  Hung-Ling Shih ,  Po-Cheng Huang ,  Yi-Wen Chen ,  Che-Hua Hsu

发明人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Yi-Wei Chen ,  Hsin-Fu Huang ,  Tzung-Ying Lee ,  Min-Chuan Tsai ,  Chan-Lon Yang ,  Chun-Yuan Wu ,  Teng-Chun Tsai ,  Guang-Yaw Hwang ,  Chia-Lin Hsu ,  Jie-Ning Yang ,  Cheng-Guo Chen ,  Jung-Tsung Tseng ,  Zhi-Cheng Lee ,  Hung-Ling Shih ,  Po-Cheng Huang ,  Yi-Wen Chen ,  Che-Hua Hsu

IPC分类号： H01L21/8238 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L21/823842 ,  H01L21/823807 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/7833

摘要： The present invention provides a method of manufacturing semiconductor device having metal gates. First, a substrate is provided. A first conductive type transistor having a first sacrifice gate and a second conductive type transistor having a second sacrifice gate are disposed on the substrate. The first sacrifice gate is removed to form a first trench. Then, a first metal layer is formed in the first trench. The second sacrifice gate is removed to form a second trench. Next, a second metal layer is formed in the first trench and the second trench. Lastly, a third metal layer is formed on the second metal layer wherein the third metal layer is filled into the first trench and the second trench.

摘要翻译： 本发明提供一种制造具有金属栅极的半导体器件的方法。 首先，提供基板。 具有第一牺牲栅极的第一导电型晶体管和具有第二牺牲栅极的第二导电型晶体管设置在衬底上。 去除第一牺牲栅极以形成第一沟槽。 然后，在第一沟槽中形成第一金属层。 去除第二牺牲栅极以形成第二沟槽。 接下来，在第一沟槽和第二沟槽中形成第二金属层。 最后，在第二金属层上形成第三金属层，其中第三金属层被填充到第一沟槽和第二沟槽中。

公开(公告)号：US08759219B2

公开(公告)日：2014-06-24

申请号：US13012211

申请日：2011-01-24

申请人： Ya-Hsueh Hsieh ,  Teng-Chun Tsai ,  Wen-Chin Lin ,  Hsin-Kuo Hsu ,  Ren-Peng Huang ,  Chih-Hsien Chen ,  Chih-Chin Yang ,  Hung-Yuan Lu ,  Jen-Chieh Lin ,  Wei-Che Tsao

发明人： Ya-Hsueh Hsieh ,  Teng-Chun Tsai ,  Wen-Chin Lin ,  Hsin-Kuo Hsu ,  Ren-Peng Huang ,  Chih-Hsien Chen ,  Chih-Chin Yang ,  Hung-Yuan Lu ,  Jen-Chieh Lin ,  Wei-Che Tsao

IPC分类号： H01L21/331 ,  H01L21/463

CPC分类号： H01L21/7684 ,  H01L21/3212 ,  H01L29/4966 ,  H01L29/517

摘要： A planarization method of manufacturing a semiconductor component is provided. A dielectric layer is formed above a substrate and defines a trench therein. A barrier layer and a metal layer are formed in sequence in the trench. A first planarization process is applied to the metal layer by using a first reactant so that a portion of the metal layer is removed. An etching rate of the first reactant to the metal layer is greater than that of the first reactant to the barrier layer. A second planarization process is applied to the barrier layer and the metal layer by using a second reactant so that a portion of the barrier layer and the metal layer are removed to expose the dielectric layer. An etching rate of the second reactant to the barrier layer is greater than that of the second reactant to the metal layer.

摘要翻译： 提供了制造半导体部件的平面化方法。 介电层形成在衬底之上并在其中限定沟槽。 在沟槽中依次形成阻挡层和金属层。 通过使用第一反应物将第一平面化工艺施加到金属层，使得金属层的一部分被去除。 第一反应物对金属层的蚀刻速率大于第一反应物对阻挡层的蚀刻速率。 通过使用第二反应物将阻挡层和金属层施加第二平坦化工艺，使得去除阻挡层和金属层的一部分以暴露电介质层。 第二反应物对阻挡层的蚀刻速率大于第二反应物对金属层的蚀刻速率。

公开(公告)号：US20140053980A1

公开(公告)日：2014-02-27

申请号：US13591167

申请日：2012-08-21

申请人： Chih-I Peng ,  Hsiang-Pi Chang ,  Cary Chia-Chiung Lo ,  Teng-Chun Tsai ,  Kuo-Yin Lin ,  Chih-Yuan Yang

发明人： Chih-I Peng ,  Hsiang-Pi Chang ,  Cary Chia-Chiung Lo ,  Teng-Chun Tsai ,  Kuo-Yin Lin ,  Chih-Yuan Yang

IPC分类号： B01D53/26 ,  B44C1/22

CPC分类号： B01D53/265

摘要： A chemical mechanical polishing (CMP) chamber is disclosed. The CMP chamber includes a chamber body, a door mounted on the chamber body and a chamber substructure being one selected from a group consisting of a moisture separator separating a moisture generated in the CMP chamber, a supplementary exhaust port, a transparent window mounted on the door, a sampling port mounted on the door, a sealing material including a metal frame, an o-ring for sealing the door and a combination thereof.

摘要翻译： 公开了一种化学机械抛光（CMP）室。 CMP室包括室主体，安装在室主体上的门和一个室底部结构，其中一个选自一个选自由分离在CMP室中产生的水分的湿气分离器组成的组，辅助排气口，安装在该室主体上的透明窗口 门，安装在门上的取样口，包括金属框架的密封材料，用于密封门的O形环及其组合。

公开(公告)号：US08643069B2

公开(公告)日：2014-02-04

申请号：US13180556

申请日：2011-07-12

申请人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Teng-Chun Tsai ,  Chia-Lin Hsu ,  Chih-Hsun Lin ,  Yen-Ming Chen ,  Chia-Hsi Chen ,  Chang-Hung Kung

发明人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Teng-Chun Tsai ,  Chia-Lin Hsu ,  Chih-Hsun Lin ,  Yen-Ming Chen ,  Chia-Hsi Chen ,  Chang-Hung Kung

IPC分类号： H01L29/76 ,  H01L21/02

CPC分类号： H01L21/28008 ,  H01L21/28123 ,  H01L21/31053 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

摘要： A semiconductor device having a metal gate includes a substrate having a plurality of shallow trench isolations (STIs) formed therein, at least a metal gate positioned on the substrate, and at least a pair of auxiliary dummy structures respectively positioned at two sides of the metal gate and on the substrate.

摘要翻译： 具有金属栅极的半导体器件包括具有形成在其中的至少一个金属栅极的多个浅沟槽隔离物（STI）的基板，以及分别位于金属的两侧的至少一对辅助虚设结构 门和衬底上。

公开(公告)号：US08609529B2

公开(公告)日：2013-12-17

申请号：US13363390

申请日：2012-02-01

申请人： Chin-Fu Lin ,  Chun-Yuan Wu ,  Chih-Chien Liu ,  Teng-Chun Tsai ,  Chin-Cheng Chien

发明人： Chin-Fu Lin ,  Chun-Yuan Wu ,  Chih-Chien Liu ,  Teng-Chun Tsai ,  Chin-Cheng Chien

IPC分类号： H01L21/4763

CPC分类号： H01L21/3085 ,  H01L21/3086 ,  H01L21/76898 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of fabricating a through silicon via (TSV) structure, in which, a patterned mask is formed on a substrate, the patterned mask has an opening, a spacer-shaped structure is formed on a sidewall of the opening, and a via hole having a relatively enlarged opening is formed by etching the spacer-shaped structure and the substrate through the opening after the spacer-shaped structure is formed. A TSV structure, in which, a via hole has an opening portion and a body portion, the opening portion is a relatively enlarged opening and has a tapered shape having an opening size of an upper portion greater than an opening size of a lower portion.

摘要翻译： 一种制造贯穿硅通孔（TSV）结构的方法，其中在基板上形成图案化掩模，所述图案化掩模具有开口，在所述开口的侧壁上形成间隔物结构，并且所述通孔 通过在形成间隔物结构之后通过开口蚀刻间隔物结构和基底而形成具有相对扩大的开口。 TSV结构，其中通孔具有开口部分和主体部分，所述开口部分是相对扩大的开口，并且具有开口尺寸大于下部开口尺寸的上部开口尺寸的锥形形状。

公开(公告)号：US20130207122A1

公开(公告)日：2013-08-15

申请号：US13370231

申请日：2012-02-09

申请人： Chin-Fu Lin ,  Chin-Cheng Chien ,  Chun-Yuan Wu ,  Teng-Chun Tsai ,  Chih-Chien Liu

发明人： Chin-Fu Lin ,  Chin-Cheng Chien ,  Chun-Yuan Wu ,  Teng-Chun Tsai ,  Chih-Chien Liu

IPC分类号： H01L21/764 ,  H01L29/24

CPC分类号： H01L29/785 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/3115 ,  H01L21/3141 ,  H01L21/3185 ,  H01L21/764 ,  H01L21/823431 ,  H01L21/823437 ,  H01L27/0886 ,  H01L27/10879 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66795

摘要： A method for fabricating FinFETs is described. A semiconductor substrate is patterned to form odd fins. Spacers are formed on the substrate and on the sidewalls of the odd fins, wherein each spacer has a substantially vertical sidewall. Even fins are then formed on the substrate between the spacers. A semiconductor structure for forming FinFETs is also described, which is fabricated using the above method.

摘要翻译： 描述了制造FinFET的方法。 图案化半导体衬底以形成奇数鳍片。 间隔件形成在基底上和奇数翅片的侧壁上，其中每个间隔件具有基本垂直的侧壁。 然后在间隔件之间的基板上均匀形成翅片。 还描述了用于形成FinFET的半导体结构，其使用上述方法制造。

公开(公告)号：US08441072B2

公开(公告)日：2013-05-14

申请号：US13224344

申请日：2011-09-02

申请人： Shih-Hung Tsai ,  Chien-Ting Lin ,  Chin-Cheng Chien ,  Chin-Fu Lin ,  Chih-Chien Liu ,  Teng-Chun Tsai ,  Chun-Yuan Wu

发明人： Shih-Hung Tsai ,  Chien-Ting Lin ,  Chin-Cheng Chien ,  Chin-Fu Lin ,  Chih-Chien Liu ,  Teng-Chun Tsai ,  Chun-Yuan Wu

IPC分类号： H01L27/12

CPC分类号： H01L29/785 ,  H01L29/66795

摘要： A non-planar semiconductor structure includes a substrate, at least two fin-shaped structures, at least an isolation structure, and a plurality of epitaxial layers. The fin-shaped structures are located on the substrate. The isolation structure is located between the fin-shaped structures, and the isolation structure has a nitrogen-containing layer. The epitaxial layers respectively cover a part of the fin-shaped structures and are located on the nitrogen-containing layer. A non-planar semiconductor process is also provided for forming the semiconductor structure.

摘要翻译： 非平面半导体结构包括衬底，至少两个鳍状结构，至少一个隔离结构和多个外延层。 鳍状结构位于基底上。 隔离结构位于鳍状结构之间，隔离结构具有含氮层。 外延层分别覆盖了鳍状结构的一部分并且位于含氮层上。 还提供了用于形成半导体结构的非平面半导体工艺。

公开(公告)号：US20130105912A1

公开(公告)日：2013-05-02

申请号：US13283603

申请日：2011-10-28

申请人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Ren-Peng Huang ,  Jie-Ning Yang ,  Chia-Lin Hsu ,  Teng-Chun Tsai ,  Chih-Hsun Lin ,  Chang-Hung Kung ,  Yen-Ming Chen ,  Yu-Ting Li

发明人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Ren-Peng Huang ,  Jie-Ning Yang ,  Chia-Lin Hsu ,  Teng-Chun Tsai ,  Chih-Hsun Lin ,  Chang-Hung Kung ,  Yen-Ming Chen ,  Yu-Ting Li

IPC分类号： H01L27/06 ,  H01L21/8234

CPC分类号： H01L27/0629

摘要： A method for fabricating semiconductor device is disclosed. The method includes the steps of: providing a substrate having a transistor region and a resistor region; forming a shallow trench isolation (STI) on the substrate of the resistor region; forming a tank in the STI of the resistor region; and forming a resistor in the tank and on the surface of the STI adjacent to two sides of the tank.

摘要翻译： 公开了半导体器件的制造方法。 该方法包括以下步骤：提供具有晶体管区域和电阻器区域的衬底; 在电阻器区域的衬底上形成浅沟槽隔离（STI）; 在电阻区域的STI中形成槽; 并且在罐中形成电阻器，并且在与槽的两侧相邻的STI的表面上形成电阻器。

公开(公告)号：US20130015524A1

公开(公告)日：2013-01-17

申请号：US13180556

申请日：2011-07-12

申请人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Teng-Chun Tsai ,  Chia-Lin Hsu ,  Chih-Hsun Lin ,  Yen-Ming Chen ,  Chia-Hsi Chen ,  Chang-Hung Kung

发明人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Teng-Chun Tsai ,  Chia-Lin Hsu ,  Chih-Hsun Lin ,  Yen-Ming Chen ,  Chia-Hsi Chen ,  Chang-Hung Kung

IPC分类号： H01L29/78 ,  H01L21/28

CPC分类号： H01L21/28008 ,  H01L21/28123 ,  H01L21/31053 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

摘要： A semiconductor device having a metal gate includes a substrate having a plurality of shallow trench isolations (STIs) formed therein, at least a metal gate positioned on the substrate, and at least a pair of auxiliary dummy structures respectively positioned at two sides of the metal gate and on the substrate.

摘要翻译： 具有金属栅极的半导体器件包括具有形成在其中的至少一个金属栅极的至少一个金属栅极和分别位于该金属的两侧的至少一对辅助虚拟结构的基板，其中形成有多个浅沟槽隔离物（STI） 门和衬底上。

公开(公告)号：US20130014779A1

公开(公告)日：2013-01-17

申请号：US13181573

申请日：2011-07-13

申请人： Yi-Wei CHEN ,  Teng-Chun TSAI ,  Kuo-Chih LAI ,  Shu-Min HUANG

发明人： Yi-Wei CHEN ,  Teng-Chun TSAI ,  Kuo-Chih LAI ,  Shu-Min HUANG

IPC分类号： B08B7/04 ,  B08B5/00 ,  B08B3/08

CPC分类号： H01L21/76814 ,  H01L21/02063

摘要： A cleaning method of a semiconductor manufacturing process is provided. The cleaning method is applied to a semiconductor component including a plurality of material layers formed thereon. An opening is defined in the material layers, and a side wall is exposed from the opening The side wall at least includes a first material layer and a second material layer. At first, a first cleaning process is performed till a lateral etched thickness of the first material layer is equal to a lateral etched thickness of the second material layer. Then, a byproduct formed in the first cleaning process is removed.

摘要翻译： 提供了一种半导体制造工艺的清洁方法。 清洁方法被应用于包括形成在其上的多个材料层的半导体部件。 在所述材料层中限定开口，并且所述侧壁从所述开口暴露。所述侧壁至少包括第一材料层和第二材料层。 首先，进行第一清洁处理，直到第一材料层的横向蚀刻厚度等于第二材料层的横向蚀刻厚度。 然后，除去在第一清洗过程中形成的副产物。