公开(公告)号：US08691651B2

公开(公告)日：2014-04-08

申请号：US13218438

申请日：2011-08-25

申请人： Sheng-Huei Dai ,  Rai-Min Huang ,  Chen-Hua Tsai ,  Shih-Hung Tsai ,  Chien-Ting Lin

发明人： Sheng-Huei Dai ,  Rai-Min Huang ,  Chen-Hua Tsai ,  Shih-Hung Tsai ,  Chien-Ting Lin

IPC分类号： H01L21/8234 ,  H01L21/336

CPC分类号： H01L29/7851 ,  H01L21/845 ,  H01L27/1207 ,  H01L27/1211 ,  H01L29/66795

摘要： A method of forming a Non-planar FET is provided. A substrate is provided. An active region and a peripheral region are defined on the substrate. A plurality of VSTI is formed in the active region of the substrate. A part of each VSTI is removed to expose a part of sidewall of the substrate. Then, a conductor layer is formed on the substrate which is then patterned to form a planar FET gate in the peripheral region and a Non-planar FET gate in the active region simultaneously. Last, a source/drain region is formed on two sides of the Non-planar FET gate.

摘要翻译： 提供一种形成非平面FET的方法。 提供基板。 在衬底上限定有源区和周边区。 在基板的有源区域中形成多个VSTI。 去除每个VSTI的一部分以露出衬底的侧壁的一部分。 然后，在衬底上形成导体层，然后将其图案化以在外围区域中形成平面FET栅极，并且在有源区域中同时形成非平面FET栅极。 最后，源极/漏极区域形成在非平面FET栅极的两侧。

公开(公告)号：US20140015056A1

公开(公告)日：2014-01-16

申请号：US13545967

申请日：2012-07-10

申请人： Ssu-I Fu ,  En-Chiuan Liou ,  Chih-Wei Yang ,  Ying-Tsung Chen ,  Shih-Hung Tsai

发明人： Ssu-I Fu ,  En-Chiuan Liou ,  Chih-Wei Yang ,  Ying-Tsung Chen ,  Shih-Hung Tsai

IPC分类号： H01L27/088 ,  H01L21/336

CPC分类号： H01L29/66795 ,  H01L29/785

摘要： A multi-gate MOSFET includes a substrate, a dielectric layer and at least a fin-shaped structure. The substrate has a first area and a second area. The dielectric layer is only located in the substrate of the first area. At least a fin-shaped structure is located on the dielectric layer. Moreover, the present invention also provides a multi-gate MOSFET process forming said multi-gate MOSFET.

摘要翻译： 多栅极MOSFET包括衬底，电介质层和至少鳍状结构。 衬底具有第一区域和第二区域。 电介质层仅位于第一区域的衬底中。 至少一个鳍状结构位于介电层上。 此外，本发明还提供一种形成所述多栅极MOSFET的多栅极MOSFET工艺。

公开(公告)号：US08470714B1

公开(公告)日：2013-06-25

申请号：US13477079

申请日：2012-05-22

申请人： Shih-Hung Tsai ,  Ssu-I Fu ,  Chien-Liang Lin ,  Ying-Tsung Chen ,  Ted Ming-Lang Guo ,  Chin-Cheng Chien ,  Chien-Ting Lin ,  Wen-Tai Chiang

发明人： Shih-Hung Tsai ,  Ssu-I Fu ,  Chien-Liang Lin ,  Ying-Tsung Chen ,  Ted Ming-Lang Guo ,  Chin-Cheng Chien ,  Chien-Ting Lin ,  Wen-Tai Chiang

IPC分类号： H01L21/311

CPC分类号： H01L29/7854 ,  H01L21/31111 ,  H01L21/31116 ,  H01L29/66795

摘要： A method of forming fin structure in integrated circuit comprising the steps of forming a plurality of fin structures on a substrate, covering an insulating layer on said substrate, performing a planarization process to expose mask layers, performing a wet etching process to etch said insulating layer, thereby exposing a part of the sidewall of said mask layer, removing said mask layer, and performing a dry etching process to remove pad layer and a part of said insulating layer, thereby exposing the top surface and a part of sidewall of said fin structures.

摘要翻译： 一种在集成电路中形成鳍结构的方法，包括以下步骤：在衬底上形成多个翅片结构，覆盖所述衬底上的绝缘层，执行平坦化处理以曝光掩模层，执行湿蚀刻工艺以蚀刻所述绝缘层 从而暴露所述掩模层的侧壁的一部分，去除所述掩模层，并进行干蚀刻工艺以去除衬垫层和所述绝缘层的一部分，从而暴露所述鳍结构的顶表面和侧壁的一部分 。

公开(公告)号：US08426277B2

公开(公告)日：2013-04-23

申请号：US13241232

申请日：2011-09-23

申请人： Chien-Liang Lin ,  Shih-Hung Tsai ,  Chun-Hsien Lin ,  Te-Lin Sun ,  Shao-Wei Wang ,  Ying-Wei Yen ,  Yu-Ren Wang

发明人： Chien-Liang Lin ,  Shih-Hung Tsai ,  Chun-Hsien Lin ,  Te-Lin Sun ,  Shao-Wei Wang ,  Ying-Wei Yen ,  Yu-Ren Wang

IPC分类号： H01L21/336 ,  H01L21/8238

CPC分类号： H01L21/3247 ,  H01L29/66795 ,  H01L29/7854

摘要： A semiconductor process includes the following steps. A substrate is provided. At least a fin-shaped structure is formed on the substrate and an oxide layer is formed on the substrate without the fin-shaped structure forming thereon. A thermal treatment process is performed to form a melting layer on at least a part of the sidewall of the fin-shaped structure.

摘要翻译： 半导体工艺包括以下步骤。 提供基板。 至少在基板上形成翅片状结构，在基板上形成氧化层，而不形成翅片状结构。 进行热处理工艺以在鳍状结构的侧壁的至少一部分上形成熔融层。

公开(公告)号：US20130056827A1

公开(公告)日：2013-03-07

申请号：US13224344

申请日：2011-09-02

申请人： Shih-Hung Tsai ,  Chien-Ting Lin ,  Chin-Cheng Chien ,  Chin-Fu Lin ,  Chih-Chien Liu ,  Teng-Chun Tsai ,  Chun-Yuan Wu

发明人： Shih-Hung Tsai ,  Chien-Ting Lin ,  Chin-Cheng Chien ,  Chin-Fu Lin ,  Chih-Chien Liu ,  Teng-Chun Tsai ,  Chun-Yuan Wu

IPC分类号： H01L21/84 ,  H01L27/12 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L29/785 ,  H01L29/66795

摘要： A non-planar semiconductor structure includes a substrate, at least two fin-shaped structures, at least an isolation structure, and a plurality of epitaxial layers. The fin-shaped structures are located on the substrate. The isolation structure is located between the fin-shaped structures, and the isolation structure has a nitrogen-containing layer. The epitaxial layers respectively cover a part of the fin-shaped structures and are located on the nitrogen-containing layer. A non-planar semiconductor process is also provided for forming the semiconductor structure.

摘要翻译： 非平面半导体结构包括衬底，至少两个鳍状结构，至少一个隔离结构和多个外延层。 鳍状结构位于基底上。 隔离结构位于鳍状结构之间，隔离结构具有含氮层。 外延层分别覆盖了鳍状结构的一部分并且位于含氮层上。 还提供了用于形成半导体结构的非平面半导体工艺。

公开(公告)号：US20130200470A1

公开(公告)日：2013-08-08

申请号：US13367382

申请日：2012-02-07

申请人： An-Chi Liu ,  Chun-Hsien Lin ,  Yu-Cheng Tung ,  Chien-Ting Lin ,  Wen-Tai Chiang ,  Shih-Hung Tsai ,  Ssu-I Fu ,  Ying-Tsung Chen ,  Chih-Wei Chen

发明人： An-Chi Liu ,  Chun-Hsien Lin ,  Yu-Cheng Tung ,  Chien-Ting Lin ,  Wen-Tai Chiang ,  Shih-Hung Tsai ,  Ssu-I Fu ,  Ying-Tsung Chen ,  Chih-Wei Chen

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7834 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/78654

摘要： A semiconductor structure and a method of fabricating the same comprising the steps of providing a substrate, forming at least one fin structure on said substrate, forming a gate covering said fin structure, forming a plurality of epitaxial structures covering said fin structures, performing a gate pullback process to reduce the critical dimension (CD) of said gate and separate said gate and said epitaxial structures, forming lightly doped drains (LDD) in said fin structures, and forming a spacer on said gate and said fin structures.

摘要翻译： 一种半导体结构及其制造方法，包括以下步骤：提供衬底，在所述衬底上形成至少一个鳍结构，形成覆盖所述鳍结构的栅极，形成覆盖所述鳍结构的多个外延结构， 拉回过程以减小所述栅极的临界尺寸（CD）并分离所述栅极和所述外延结构，在所述鳍结构中形成轻掺杂的漏极（LDD），以及在所述栅极和所述鳍结构上形成间隔物。

公开(公告)号：US20130052781A1

公开(公告)日：2013-02-28

申请号：US13218438

申请日：2011-08-25

申请人： Sheng-Huei Dai ,  Rai-Min Huang ,  Chen-Hua Tsai ,  Shih-Hung Tsai ,  Chien-Ting Lin

发明人： Sheng-Huei Dai ,  Rai-Min Huang ,  Chen-Hua Tsai ,  Shih-Hung Tsai ,  Chien-Ting Lin

IPC分类号： H01L21/8232

CPC分类号： H01L29/7851 ,  H01L21/845 ,  H01L27/1207 ,  H01L27/1211 ,  H01L29/66795

摘要： A method of forming a Non-planar FET is provided. A substrate is provided. An active region and a peripheral region are defined on the substrate. A plurality of VSTI is formed in the active region of the substrate. A part of each VSTI is removed to expose a part of sidewall of the substrate. Then, a conductor layer is formed on the substrate which is then patterned to form a planar FET gate in the peripheral region and a Non-planar FET gate in the active region simultaneously. Last, a source/drain region is formed on two sides of the Non-planar FET gate.

摘要翻译： 提供一种形成非平面FET的方法。 提供基板。 在衬底上限定有源区和周边区。 在基板的有源区域中形成多个VSTI。 去除每个VSTI的一部分以露出衬底的侧壁的一部分。 然后，在衬底上形成导体层，然后将其图案化以在周边区域中形成平面FET栅极，并且在有源区域中同时形成非平面FET栅极。 最后，源极/漏极区域形成在非平面FET栅极的两侧。

公开(公告)号：US08877623B2

公开(公告)日：2014-11-04

申请号：US13471128

申请日：2012-05-14

申请人： Shih-Hung Tsai ,  Ssu-I Fu ,  Ying-Tsung Chen ,  Chih-Wei Chen ,  Chien-Ting Lin ,  Wen-Tai Chiang

发明人： Shih-Hung Tsai ,  Ssu-I Fu ,  Ying-Tsung Chen ,  Chih-Wei Chen ,  Chien-Ting Lin ,  Wen-Tai Chiang

IPC分类号： H01L21/3205

CPC分类号： H01L29/6681 ,  H01L21/28088 ,  H01L21/28114 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/283 ,  H01L21/76224 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/785

摘要： A method of forming a semiconductor device is provided. A first interfacial material layer is formed by a deposition process on a substrate. A dummy gate material layer is formed on the first interfacial material layer. The dummy gate material layer and the first interfacial material layer are patterned to form a stacked structure. An interlayer dielectric (ILD) layer is formed to cover the stacked structure. A portion of the ILD layer is removed to expose a top of the stacked structure. The stacked structure is removed to form a trench in the ILD layer. A second interfacial layer and a first high-k layer are conformally formed at least on a surface of the trench. A composite metal layer is formed to at least fill up the trench.

摘要翻译： 提供一种形成半导体器件的方法。 通过在衬底上的沉积工艺形成第一界面材料层。 在第一界面材料层上形成虚拟栅极材料层。 将虚拟栅材料层和第一界面材料层图案化以形成堆叠结构。 形成层间电介质（ILD）层以覆盖层叠结构。 去除ILD层的一部分以露出堆叠结构的顶部。 去除层叠结构以在ILD层中形成沟槽。 至少在沟槽的表面上共形地形成第二界面层和第一高k层。 复合金属层形成为至少填充沟槽。

公开(公告)号：US20140035066A1

公开(公告)日：2014-02-06

申请号：US13562322

申请日：2012-07-31

申请人： Shih-Hung Tsai ,  Ssu-I Fu ,  Ying-Tsung Chen ,  Chih-Wei Chen ,  Ying-Chih Lin ,  Chien-Ting Lin ,  Hsuan-Hsu Chen

发明人： Shih-Hung Tsai ,  Ssu-I Fu ,  Ying-Tsung Chen ,  Chih-Wei Chen ,  Ying-Chih Lin ,  Chien-Ting Lin ,  Hsuan-Hsu Chen

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66795 ,  H01L29/51 ,  H01L29/66818 ,  H01L29/785

摘要： The present invention provides a non-planar FET which includes a substrate, a fin structure, a sub spacer, a gate, a dielectric layer and a source/drain region. The fin structure is disposed on the substrate. The sub spacer is disposed only on a middle sidewall of the fin structure. The gate is disposed on the fin structure. The dielectric layer is disposed between the fin structure and the gate. The source/drain region is disposed in the fin structure. The present invention further provides a method of forming the same.

摘要翻译： 本发明提供一种非平面FET，其包括基板，鳍结构，子间隔物，栅极，电介质层和源极/漏极区域。 翅片结构设置在基板上。 子间隔件仅设置在翅片结构的中间侧壁上。 门设置在翅片结构上。 介电层设置在翅片结构和栅极之间。 源/漏区设置在鳍结构中。 本发明还提供一种形成该方法的方法。

公开(公告)号：US20130203230A1

公开(公告)日：2013-08-08

申请号：US13367376

申请日：2012-02-07

申请人： Ying-Tsung Chen ,  Chien-Ting Lin ,  Ssu-I Fu ,  Shih-Hung Tsai ,  Wen-Tai Chiang ,  Chih-Wei Chen ,  Chiu-Hsien Yeh ,  Shao-Wei Wang ,  Kai-Ping Wang

发明人： Ying-Tsung Chen ,  Chien-Ting Lin ,  Ssu-I Fu ,  Shih-Hung Tsai ,  Wen-Tai Chiang ,  Chih-Wei Chen ,  Chiu-Hsien Yeh ,  Shao-Wei Wang ,  Kai-Ping Wang

IPC分类号： H01L21/336

CPC分类号： H01L29/66477 ,  H01L21/28185 ,  H01L29/51 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/7833

摘要： A semiconductor process includes the following steps. A substrate is provided. An ozone saturated deionized water process is performed to form an oxide layer on the substrate. A dielectric layer is formed on the oxide layer. A post dielectric annealing (PDA) process is performed on the dielectric layer and the oxide layer.

摘要翻译： 半导体工艺包括以下步骤。 提供基板。 进行臭氧饱和去离子水处理以在衬底上形成氧化物层。 在氧化物层上形成介电层。 在电介质层和氧化物层上进行后介电退火（PDA）工艺。