知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

40 条记录 (耗时 0.02 秒)

    Method of fabricating Schottky barrier transistor
    2.
    发明授权
    Method of fabricating Schottky barrier transistor 有权
    制造肖特基势垒晶体管的方法

    公开(公告)号：US07674665B2

    公开(公告)日：2010-03-09

    申请号：US12149894

    申请日：2008-05-09

    申请人： Sung-ho Park ,  Jin-seo Noh ,  Joong S. Jeon ,  Eun-ju Bae

    发明人： Sung-ho Park ,  Jin-seo Noh ,  Joong S. Jeon ,  Eun-ju Bae

    IPC分类号： H01L21/338

    CPC分类号： H01L29/785 ,  H01L29/66795 ,  H01L29/7839

    摘要： Provided is a method of fabricating a Schottky barrier transistor. The method includes (a) forming a pair of cavities for forming a source forming portion and a drain forming portion having a predetermined depth and parallel to each other and a channel forming portion having a fin shape between the cavities in a substrate; (b) filling the pair of cavities with a metal; (c) forming a channel, a source, and a drain by patterning the channel forming portion, the source forming portion, and the drain forming portion in a direction perpendicular to a lengthwise direction of the channel forming portion; (d) sequentially forming a gate oxide layer and a gate metal layer that cover the channel, the source, and the drain on the substrate; and (e) forming a gate electrode corresponding to the channel by patterning the gate metal layer, wherein one of the operations (b) through (e) further comprises forming a Schottky barrier by annealing the substrate.

    摘要翻译： 提供了制造肖特基势垒晶体管的方法。 该方法包括：（a）形成用于形成具有预定深度并彼此平行的源极形成部分和漏极形成部分的一对空腔，以及在衬底中的空腔之间具有翅片形状的沟道形成部分; （b）用金属填充一对空腔; （c）通过在垂直于沟道形成部分的长度方向的方向上图形化沟道形成部分，源形成部分和漏极形成部分来形成沟道，源极和漏极; （d）顺序地形成覆盖衬底上的沟道，源极和漏极的栅极氧化物层和栅极金属层; 以及（e）通过对所述栅极金属层进行构图来形成对应于所述沟道的栅电极，其中，所述（b）至（e）中的一个还包括通过使所述衬底退火来形成肖特基势垒。

    Phase change random access memory and method of operating the same
    3.
    发明授权
    Phase change random access memory and method of operating the same 有权
    相变随机存取存储器及其操作方法

    公开(公告)号：US07642540B2

    公开(公告)日：2010-01-05

    申请号：US11359428

    申请日：2006-02-23

    申请人： Sang-mock Lee ,  Yoon-ho Khang ,  Jin-seo Noh ,  Dong-seok Suh

    发明人： Sang-mock Lee ,  Yoon-ho Khang ,  Jin-seo Noh ,  Dong-seok Suh

    IPC分类号： H01L47/00

    CPC分类号： G11C13/025 ,  B82Y10/00 ,  G11C13/0004 ,  G11C2213/52 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148

    摘要： A phase change random access memory (PRAM), and a method of operating the PRAM are provided. In the PRAM comprising a switching element and a storage node connected to the switching element, the storage node comprises a first electrode, a second electrode, a phase change layer between the first electrode and a second electrode, and a heat efficiency improving element formed between the first electrode and the phase change layer. The heat efficiency improving element may be one of a carbon nanotube (CNT) layer, a nanoparticle layer, and a nanodot layer, and the nanoparticle layer may be a fullerene layer.

    摘要翻译： 提供相变随机存取存储器（PRAM）以及操作PRAM的方法。 在包括开关元件和连接到开关元件的存储节点的PRAM中，存储节点包括第一电极，第二电极，在第一电极和第二电极之间的相变层，以及在第一电极和第二电极之间形成的热效率改善元件 第一电极和相变层。 热效率改善元件可以是碳纳米管（CNT）层，纳米颗粒层和纳米点层之一，并且纳米颗粒层可以是富勒烯层。

    Method of fabricating phase change RAM including a fullerene layer
    10.
    发明申请
    Method of fabricating phase change RAM including a fullerene layer 有权
    制造包含富勒烯层的相变RAM的方法

    公开(公告)号：US20070152754A1

    公开(公告)日：2007-07-05

    申请号：US11604824

    申请日：2006-11-28

    申请人： Yoon-ho Khang ,  Sang-Mock Lee ,  Jin-seo Noh ,  Woong-Chul Shin

    发明人： Yoon-ho Khang ,  Sang-Mock Lee ,  Jin-seo Noh ,  Woong-Chul Shin

    IPC分类号： H03G3/10

    CPC分类号： G11C13/025 ,  B82Y10/00 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2213/35 ,  G11C2213/79 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1675 ,  Y10S977/734

    摘要： A method of fabricating a phase change RAM (PRAM) having a fullerene layer is provided. The method of fabricating the PRAM may include forming a bottom electrode, forming an interlayer dielectric film covering the bottom electrode, and forming a bottom electrode contact hole exposing a portion of the bottom electrode in the interlayer dielectric film, forming a bottom electrode contact plug by filling the bottom electrode contact hole with a plug material, forming a fullerene layer on a region including at least an upper surface of the bottom electrode contact plug and sequentially stacking a phase change layer and an upper electrode on the fullerene layer. The method may further include forming a switching device on a substrate and a bottom electrode connected to the switching device, forming an interlayer dielectric film covering the bottom electrode and forming a bottom electrode contact hole exposing a portion of the bottom electrode in the interlayer dielectric film.

    摘要翻译： 提供了制造具有富勒烯层的相变RAM（PRAM）的方法。 制造PRAM的方法可以包括形成底部电极，形成覆盖底部电极的层间电介质膜，以及形成暴露层间电介质膜中底部电极的一部分的底部电极接触孔，形成底部电极接触插塞 用塞子材料填充底部电极接触孔，在包括底部电极接触塞的至少上表面的区域上形成富勒烯层，并且在富勒烯层上依次层叠相变层和上部电极。 该方法还可以包括在基板上形成开关器件和连接到开关器件的底部电极，形成覆盖底部电极的层间电介质膜，并形成露出层间绝缘膜中底部电极的一部分的底部电极接触孔 。