公开(公告)号：US08115293B2

公开(公告)日：2012-02-14

申请号：US12633789

申请日：2009-12-08

申请人： DongSoo Moon ,  Taewoo Lee ,  Soo-San Park ,  SooMoon Park ,  Sang-Ho Lee

发明人： DongSoo Moon ,  Taewoo Lee ,  Soo-San Park ,  SooMoon Park ,  Sang-Ho Lee

IPC分类号： H01L21/60

CPC分类号： H01L25/50 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49833 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/13099 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45014 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06575 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15331 ,  H01L2924/15787 ,  H01L2924/16195 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207

摘要： A method of manufacture of an integrated circuit packaging system includes: providing a first substrate; mounting a component over the first substrate; mounting a stack substrate over the component, the stack substrate having an inner pad and an outer pad connected to the first substrate; mounting a first exposed interconnect on the outer pad; forming a first encapsulation over the stack substrate, the first exposed interconnect partially exposed and the inner pad partially exposed in a recess of the first encapsulation; and mounting a second exposed interconnect on the inner pad.

摘要翻译： 一种集成电路封装系统的制造方法，包括：提供第一基板; 将部件安装在所述第一基板上; 将堆叠衬底安装在所述部件上，所述堆叠衬底具有内衬垫和连接到所述第一衬底的外衬垫; 将第一暴露的互连件安装在所述外垫上; 在所述堆叠衬底上形成第一封装，所述第一暴露的互连部分暴露，并且所述内衬垫部分地暴露在所述第一封装的凹部中; 以及将第二暴露的互连件安装在所述内垫上。

公开(公告)号：US07952176B2

公开(公告)日：2011-05-31

申请号：US12331347

申请日：2008-12-09

申请人： Reza Argenty Pagaila ,  Byung Tai Do ,  Linda Pei Ee Chua

发明人： Reza Argenty Pagaila ,  Byung Tai Do ,  Linda Pei Ee Chua

IPC分类号： H01L23/495

CPC分类号： H01L23/3128 ,  H01L21/76898 ,  H01L23/3135 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49833 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/32225 ,  H01L2224/45014 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/94 ,  H01L2225/0651 ,  H01L2225/1023 ,  H01L2225/1052 ,  H01L2225/107 ,  H01L2225/1088 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/10156 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/03 ,  H01L2224/45015 ,  H01L2924/207

摘要： A method of manufacture of an integrated circuit packaging system includes providing an integrated circuit having an active side and a non-active side; forming a channel through the integrated circuit; forming an indent, having a flange and an indent side, from a peripheral region of the non-active side; and forming a conformal interconnect, having an offset segment, a sloped segment, and a flange segment, under the indent.

摘要翻译： 一种集成电路封装系统的制造方法，包括提供具有有源侧和非有源侧的集成电路; 通过集成电路形成通道; 从非活动侧的周边区域形成具有凸缘和凹口侧的凹口; 以及在缩进下形成具有偏移段，倾斜段和凸缘段的共形互连。

公开(公告)号：US07236555B2

公开(公告)日：2007-06-26

申请号：US10826198

申请日：2004-04-15

申请人： Symon Brewer

发明人： Symon Brewer

IPC分类号： G11B20/20 ,  G08C25/00 ,  H04L7/02 ,  H04L7/00

CPC分类号： H04L1/205

摘要： In a method for measuring jitter, a signal under test is inputted to generate signal transition locations. A signal transition location is latched using a sampling clock signal, and the signal transition location is converted to a delay value. The delay value is converted to an edge position output, and a value of the edge position output is detected.

摘要翻译： 在测量抖动的方法中，输入被测信号以产生信号转换位置。 使用采样时钟信号锁存信号转换位置，并将信号转换位置转换为延迟值。 将延迟值转换为边缘位置输出，并检测边缘位置输出的值。

公开(公告)号：US08120156B2

公开(公告)日：2012-02-21

申请号：US11307723

申请日：2006-02-17

申请人： Zigmund Ramirez Camacho ,  Henry D. Bathan ,  Arnel Trasporto ,  Jeffrey D. Punzalan

发明人： Zigmund Ramirez Camacho ,  Henry D. Bathan ,  Arnel Trasporto ,  Jeffrey D. Punzalan

IPC分类号： H01L23/02

CPC分类号： H01L25/03 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/0652 ,  H01L2225/06572 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： The present invention provides an integrated circuit package system with die on base package comprising forming a base package comprising, forming a substrate, mounting a first integrated circuit on the substrate, encapsulating the integrated circuit and the substrate with a molding compound, and testing the base package, attaching a bare die to the base package, connecting electrically the bare die to the substrate and encapsulating the bare die and the base package.

摘要翻译： 本发明提供了一种集成电路封装系统，其具有基底封装上的管芯，包括形成基底封装，其包括：形成衬底，将第一集成电路安装在衬底上，用模塑料封装集成电路和衬底，以及测试基底 封装，将裸芯片附接到基底封装，将裸裸片电连接到衬底并封装裸裸片和基底封装。

公开(公告)号：US07919848B2

公开(公告)日：2011-04-05

申请号：US11833898

申请日：2007-08-03

申请人： Zigmund Ramirez Camacho ,  Henry Descalzo Bathan ,  Abelardo Jr Hadap Advincula ,  Lionel Chien Hui Tay

发明人： Zigmund Ramirez Camacho ,  Henry Descalzo Bathan ,  Abelardo Jr Hadap Advincula ,  Lionel Chien Hui Tay

IPC分类号： H01L23/495 ,  H01L21/56

CPC分类号： H01L23/49548 ,  H01L21/563 ,  H01L23/3107 ,  H01L23/49575 ,  H01L24/48 ,  H01L24/97 ,  H01L2224/16245 ,  H01L2224/32245 ,  H01L2224/32257 ,  H01L2224/48247 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00

摘要： An integrated circuit package system includes: forming a die-attach paddle, an outer interconnect, and an inner interconnect toward the die-attach paddle beyond the outer interconnect; mounting an integrated circuit device over the die-attach paddle; connecting the integrated circuit device to the inner interconnect and the outer interconnect; encapsulating the integrated circuit device over the die-attach paddle; attaching an external interconnect under the outer interconnect; and attaching a circuit device under the die-attach paddle and extended laterally beyond opposite sides of the die-attach paddle.

摘要翻译： 集成电路封装系统包括：形成管芯附接焊盘，外部互连和内部互连，使芯片附着焊盘超出外部互连; 将集成电路装置安装在芯片附接板上; 将集成电路装置连接到内部互连和外部互连; 将所述集成电路器件封装在所述管芯附接焊盘上; 在外部互连下方附加外部互连; 以及将电路装置附接在所述管芯附接桨下方并且横向延伸超过所述管芯附着桨的相对侧。

公开(公告)号：US07750736B2

公开(公告)日：2010-07-06

申请号：US12109754

申请日：2008-04-25

申请人： Philip W. Yee

发明人： Philip W. Yee

IPC分类号： H03F3/45

CPC分类号： H03F3/45179 ,  H03F2200/456 ,  H03G1/00

摘要： An integrated circuit system comprising: forming a differential amplifier including: forming a first transistor, coupling a second transistor to the first transistor in a high gain configuration, and coupling a third transistor, having a low gain configuration, in parallel with the second transistor; and adjusting a gain of the differential amplifier by adjusting a ratio of the size of the second transistor to the size of the first transistor.

摘要翻译： 一种集成电路系统，包括：形成差分放大器，包括：形成第一晶体管，以高增益配置将第二晶体管耦合到第一晶体管，以及耦合具有低增益配置的第三晶体管，与第二晶体管并联; 以及通过调节所述第二晶体管的尺寸与所述第一晶体管的尺寸的比率来调整所述差分放大器的增益。

公开(公告)号：US08124459B2

公开(公告)日：2012-02-28

申请号：US11306806

申请日：2006-01-11

申请人： In Sang Yoon ,  Han Shin Youn ,  Jae Soo Lee

发明人： In Sang Yoon ,  Han Shin Youn ,  Jae Soo Lee

IPC分类号： H01L21/50

CPC分类号： H01L23/3114 ,  H01L21/4832 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/49541 ,  H01L24/81 ,  H01L2221/68345 ,  H01L2221/68377 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16237 ,  H01L2224/81141 ,  H01L2224/81203 ,  H01L2224/81205 ,  H01L2224/81801 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/00 ,  H01L2224/05599

摘要： A bump chip carrier semiconductor package system is provided including providing a lead frame, forming circuit sockets in the lead frame, mounting a semiconductor die on the lead frame, wherein the semiconductor die have electrical interconnects that connects to the circuit sockets, and encapsulating a molding compound to cover the semiconductor die and the electrical interconnects.

摘要翻译： 提供了一种凸块芯片载体半导体封装系统，包括提供引线框架，在引线框架中形成电路插座，将半导体管芯安装在引线框架上，其中半导体管芯具有连接到电路插座的电互连，并封装成型 复合以覆盖半导体管芯和电互连。

公开(公告)号：US07863732B2

公开(公告)日：2011-01-04

申请号：US12050400

申请日：2008-03-18

申请人： Seng Guan Chow ,  Lionel Chien Hui Tay

发明人： Seng Guan Chow ,  Lionel Chien Hui Tay

IPC分类号： H01L23/10 ,  H01L21/00

CPC分类号： H01L23/36 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49816 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A ball grid array package system comprising: forming a package base including: fabricating a heat spreader having an access port, attaching an integrated circuit die to the heat spreader, mounting a substrate around the integrated circuit die, and coupling an electrical interconnect between the integrated circuit die and the substrate; and coupling a second integrated circuit package to the substrate through the access port.

摘要翻译： 一种球栅阵列封装系统，包括：形成封装基座，包括：制造具有进入端口的散热器，将集成电路管芯附接到散热器，将集成电路管芯周围安装基板，以及将集成电路 电路芯片和基板; 以及通过所述接入端口将第二集成电路封装件耦合到所述衬底。

公开(公告)号：US07101722B1

公开(公告)日：2006-09-05

申请号：US10839444

申请日：2004-05-04

申请人： John J. Wang ,  Jeffrey P. Erhardt ,  Wiley Eugene Hill

发明人： John J. Wang ,  Jeffrey P. Erhardt ,  Wiley Eugene Hill

IPC分类号： H01L21/00

CPC分类号： G01R31/307 ,  G01R31/2831 ,  G11C16/04 ,  G11C29/006 ,  G11C29/50 ,  G11C29/56 ,  G11C29/56008 ,  G11C2029/0403 ,  G11C2029/4002 ,  G11C2029/5004 ,  G11C2029/5602

摘要： A method for determination of tunnel oxide weakness is provided. A tunnel oxide layer is formed on a semiconductor wafer. At least one poly gate is formed on the tunnel oxide layer in a flash memory region of the semiconductor wafer. At least one poly island, which is substantially larger than the poly gate, is formed on the tunnel oxide layer in a voltage contrast cell region of the semiconductor wafer. The poly island and the tunnel oxide layer therebeneath form a voltage contrast tunnel oxide cell. A voltage contrast measurement is performed on the voltage contrast tunnel oxide cell. The voltage contrast measurement is then compared with prior such voltage contrast measurements on other such voltage contrast tunnel oxide cells. The tunnel oxide weakness of the tunnel oxide layer is then determined from the voltage contrast measurement comparisons.

摘要翻译： 提供了一种确定隧道氧化物弱化的方法。 在半导体晶片上形成隧道氧化物层。 在半导体晶片的闪存区域中的隧道氧化物层上形成至少一个多晶硅栅极。 在半导体晶片的电压对比单元区域中的隧道氧化物层上形成至少一个大于多晶硅栅极的多晶硅岛。 其上的多岛和隧道氧化物层形成电压对比隧道氧化物电池。 对电压对比度隧道氧化物电池进行电压对比度测量。 然后将电压对比度测量与其他这样的电压对比隧道氧化物电池的先前的这种电压对比度测量进行比较。 然后从电压对比度测量比较确定隧道氧化物层的隧道氧化物弱点。

公开(公告)号：US09003168B1

公开(公告)日：2015-04-07

申请号：US11061696

申请日：2005-02-17

申请人： Norman Paul Jouppi ,  Parthasarathy Ranganathan

发明人： Norman Paul Jouppi ,  Parthasarathy Ranganathan

IPC分类号： G06F9/30 ,  G06F15/173

CPC分类号： G06F15/173 ,  G06F9/3891 ,  G06F13/1663 ,  Y02D10/14

摘要： A processing system is provided for processing signals in a processor system including first and second conjoined-cores, and sharing a single floating point unit or a single memory interconnection network port by the first and second conjoined-cores.

摘要翻译： 提供处理系统，用于在包括第一和第二联结核的处理器系统中处理信号，并且通过第一和第二联结核共享单个浮点单元或单个存储器互连网络端口。