知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

77 条记录 (耗时 0.024 秒)

    Plating process and structure
    43.
    发明授权
    Plating process and structure 有权
    电镀工艺和结构

    公开(公告)号：US08759118B2

    公开(公告)日：2014-06-24

    申请号：US13297845

    申请日：2011-11-16

    申请人： Chin-Fu Kao ,  Cheng-Lin Huang ,  Jing-Cheng Lin

    发明人： Chin-Fu Kao ,  Cheng-Lin Huang ,  Jing-Cheng Lin

    IPC分类号： H01L21/66 ,  H01L23/58

    CPC分类号： H01L22/32

    摘要： A system and method for plating a contact is provided. An embodiment comprises forming protective layers over a contact and a test pad, and then selectively removing the protective layer over the contact without removing the protective layer over the test pad. With the protective layer still on the test pad, a conductive layer may be plated onto the contact without plating it onto the test pad. After the contact has been plated, the protective layer over the contact may be removed.

    摘要翻译： 提供了一种用于电镀触点的系统和方法。 一个实施例包括在触点和测试垫上形成保护层，然后在触头上选择性地去除保护层，而不需要在测试垫上移除保护层。 在保护层仍在测试焊盘上的情况下，可以将导电层电镀到触点上，而不将其覆盖在测试焊盘上。 接触电镀后，触点上的保护层可以被去除。

    Reducing Resistivity in Interconnect Structures of Integrated Circuits
    48.
    发明申请
    Reducing Resistivity in Interconnect Structures of Integrated Circuits 有权
    集成电路互连结构中的降低电阻率

    公开(公告)号：US20100171220A1

    公开(公告)日：2010-07-08

    申请号：US12690796

    申请日：2010-01-20

    申请人： Cheng-Lin Huang

    发明人： Cheng-Lin Huang

    IPC分类号： H01L23/532

    CPC分类号： H01L21/76834 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76856

    摘要： An integrated circuit structure having improved resistivity and a method for forming the same are provided. The integrated circuit structure includes a dielectric layer, an opening in the dielectric layer, an oxide-based barrier layer directly on sidewalls of the opening, and conductive materials filling the remaining portion of the opening.

    摘要翻译： 提供了具有改进的电阻率的集成电路结构及其形成方法。 集成电路结构包括电介质层，电介质层中的开口，直接位于开口侧壁上的基于氧化物的阻挡层，以及填充开口的剩余部分的导电材料。

    Method for Improving the Reliability of Low-k Dielectric Materials
    49.
    发明申请
    Method for Improving the Reliability of Low-k Dielectric Materials 审中-公开
    提高低k电介质材料可靠性的方法

    公开(公告)号：US20090258487A1

    公开(公告)日：2009-10-15

    申请号：US12102695

    申请日：2008-04-14

    申请人： Keng-Chu Lin ,  Chia-Cheng Chou ,  Chung-Chi Ko ,  Ching-Hua Hsieh ,  Cheng-Lin Huang ,  Shwang-Ming Jeng

    发明人： Keng-Chu Lin ,  Chia-Cheng Chou ,  Chung-Chi Ko ,  Ching-Hua Hsieh ,  Cheng-Lin Huang ,  Shwang-Ming Jeng

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/76825 ,  H01L21/3105

    摘要： A method for forming an integrated circuit structure includes providing a semiconductor substrate; forming a low-k dielectric layer over the semiconductor substrate; generating hydrogen radicals using a remote plasma method; performing a first hydrogen radical treatment to the low-k dielectric layer using the hydrogen radicals; forming an opening in the low-k dielectric layer; filling the opening with a conductive material; and performing a planarization to remove excess conductive material on the low-k dielectric layer.

    摘要翻译： 一种用于形成集成电路结构的方法包括提供半导体衬底; 在半导体衬底上形成低k电介质层; 使用远程等离子体法产生氢自由基; 使用氢自由基对低k电介质层进行第一次氢自由基处理; 在低k电介质层中形成开口; 用导电材料填充开口; 并执行平面化以去除低k电介质层上的过量导电材料。

    Multi-Step Cu Seed Layer Formation for Improving Sidewall Coverage
    50.
    发明申请
    Multi-Step Cu Seed Layer Formation for Improving Sidewall Coverage 有权
    用于改善侧壁覆盖度的多步Cu种子层形成

    公开(公告)号：US20090209098A1

    公开(公告)日：2009-08-20

    申请号：US12031280

    申请日：2008-02-14

    申请人： Li-Lin Su ,  Shing-Chyang Pan ,  Cheng-Lin Huang ,  Ching-Hua Hsieh

    发明人： Li-Lin Su ,  Shing-Chyang Pan ,  Cheng-Lin Huang ,  Ching-Hua Hsieh

    IPC分类号： H01L21/44

    CPC分类号： H01L21/76843 ,  H01L21/2855 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76865 ,  H01L21/76868 ,  H01L21/76873

    摘要： A method of forming an integrated circuit structure includes forming a dielectric layer; forming an opening in the dielectric layer; performing a first deposition step to form a seed layer in a first chamber; and performing a first etch step to remove a portion of the seed layer. The method may further include performing a second deposition step to increase the thickness of the seed layer. At least one of the first etch step and the second deposition step is performed in a second chamber different from the first chamber.

    摘要翻译： 形成集成电路结构的方法包括形成电介质层; 在介电层中形成开口; 执行第一沉积步骤以在第一室中形成种子层; 以及执行第一蚀刻步骤以去除种子层的一部分。 该方法还可以包括执行第二沉积步骤以增加种子层的厚度。 在与第一室不同的第二室中执行第一蚀刻步骤和第二沉积步骤中的至少一个。