公开(公告)号：CN118984590A

公开(公告)日：2024-11-19

申请号：CN202411072630.X

申请日：2024-08-06

申请人： 上海集成电路制造创新中心有限公司

发明人： 丁荣正 ,  朱小娜 ,  罗夕琼 ,  陈鲲

IPC分类号： H10B10/00 ,  H01L27/092

摘要： 本发明公开了一种SRAM结构，包括：设于衬底表面上的SRAM位单元；所述SRAM位单元设有作为上拉晶体管的第一晶体管和第二晶体管，作为下拉晶体管的第三晶体管和第四晶体管，以及作为传输门晶体管的第五晶体管和第六晶体管；所述第五晶体管和所述第六晶体管设于所述衬底的表面上；所述第一晶体管和所述第三晶体管垂直堆叠于所述衬底的表面上，并形成第一互补场效应晶体管；所述第二晶体管和所述第四晶体管垂直堆叠于所述衬底的表面上，并形成第二互补场效应晶体管。本发明通过形成创新的CFET SRAM结构，能大幅度减少器件所占的总面积，明显提升电路的集成度。

公开(公告)号：CN118983313A

公开(公告)日：2024-11-19

申请号：CN202411066750.9

申请日：2024-08-02

申请人： 西湖大学

发明人： 陈毅坚 ,  李西军

IPC分类号： H01L27/092 ,  H01L21/8238 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

摘要： 本申请提供一种半导体器件及制备方法。本申请提供的半导体器件，包括第一衬底、形成于所述第一衬底上的PMOS结构、第二衬底、形成于所述第二衬底上的NMOS结构、以及位于所述PMOS结构和所述NMOS结构之间的电介质；其中，所述PMOS结构和/或所述NMOS结构包括交替层叠的沟道层和栅极层；每个所述沟道层包括纳米片沟道和位于所述纳米片沟道的左右两个侧面中的至少一个侧面处的纳米线沟道；其中，所述纳米片沟道和所述纳米线沟道被栅极材料环绕。本申请提供的半导体器件及制备方法，能够有效的抑制短沟道效应，降低漏电流和功耗，进一步的，在短沟道效应的控制能力比较强时，可以允许沟道长度进一步微缩，有利用提升开态电流，减少半导体器件的面积。

公开(公告)号：CN118969794A

公开(公告)日：2024-11-15

申请号：CN202410173494.7

申请日：2024-02-07

申请人： 三星电子株式会社

发明人： 姜德昇 ,  权相德 ,  金奇范

IPC分类号： H01L27/088 ,  H01L27/092 ,  H01L29/06 ,  H01L29/423

摘要： 提供了一种集成电路装置。所述集成电路装置包括：基底，包括彼此相对的第一表面和第二表面；鳍型有源区域，在第一方向上从基底的第一表面延伸；沟道结构，在鳍型有源区域的上表面上，并且包括沟道区域；源极/漏极区域，在鳍型有源区域的上表面上；栅极线，在基底上沿着垂直于第一方向的第二方向延伸，设置在基底上，并且围绕沟道结构；以及隔离结构，竖直穿过基底和鳍型有源区域，并且位于源极/漏极区域的一侧，其中，沟道结构、源极/漏极区域和隔离结构在第一方向上顺序地布置。

公开(公告)号：CN118969735A

公开(公告)日：2024-11-15

申请号：CN202411049270.1

申请日：2024-07-31

申请人： 浙江创芯集成电路有限公司

发明人： 李贝贝 ,  陶然 ,  詹侃 ,  汪海

IPC分类号： H01L21/8238 ,  H01L27/092 ,  H01L21/266 ,  H01L21/223 ,  H01L29/08 ,  H01L29/78

摘要： 一种半导体结构及其形成方法，其中方法包括：提供衬底，所述衬底包括P阱区、N阱区；在所述P阱区以及所述N阱区上形成氮化硅层；在所述氮化硅层上形成第一光刻胶层；以所述第一光刻胶层为掩膜，刻蚀去除所述衬底上的部分所述氮化硅层；在所述N阱区上形成第二光刻胶层；以所述第二光刻胶层为掩膜，向所述P阱区的衬底内注入离子，形成N型轻掺杂区，以及N型源/漏区；在所述P阱区上形成第三光刻胶层；以所述第三光刻胶层为掩膜，向所述N阱区的衬底内注入离子，形成P型轻掺杂区以及P型源/漏区。实现在同一离子注入的条件下，同时形成P型轻掺杂区以及P型源/漏区、或N型轻掺杂区以及N型源/漏区，减少了光罩层数，简化工艺步骤，降低制程成本。

公开(公告)号：CN113571471B

公开(公告)日：2024-11-15

申请号：CN202110449422.7

申请日：2021-04-25

申请人： 台湾积体电路制造股份有限公司

发明人： 王志庆 ,  苏佳莹 ,  谢文兴 ,  程冠伦 ,  吴忠纬 ,  吴志强

IPC分类号： H01L21/8238 ,  H01L27/092

公开(公告)号：CN118946971A

公开(公告)日：2024-11-12

申请号：CN202380029643.6

申请日：2023-04-03

申请人： 应用材料公司

发明人： 安德鲁·安东尼·科克本 ,  凡妮莎·佩娜 ,  丹尼尔·菲利普·塞利尔 ,  约翰·托尔 ,  托马斯·基申海特尔 ,  洪炜 ,  怡利·Y·叶 ,  梅裕尔·奈克 ,  塞沙德里·拉马斯瓦米

IPC分类号： H01L29/66 ,  H01L29/775 ,  H01L29/423 ,  H01L29/167 ,  H01L29/786 ,  H01L27/092

摘要： 本公开内容的实施方式有利地提供半导体器件CFET，特别是以及制造具有完全应变的超晶格结构的此类器件的方法，该完全应变的超晶格结构具有实质无缺陷的沟道层以及具有具降低的选择性去除速率的释放层。本文所述的CFET包括垂直堆叠的超晶格结构，该垂直堆叠的超晶格结构在基板上，该垂直堆叠的超晶格结构包含：第一hGAA结构，该第一hGAA结构在基板上；牺牲层，该牺牲层在该第一hGAA结构的顶表面上，该牺牲层包含具有按原子计在大于0％至50％范围内的锗含量的硅锗(SiGe)；及第二hGAA结构，该第二hGAA结构在该牺牲层的顶表面上。第一hGAA和第二hGAA中的各者包括包含硅(Si)的纳米片沟道层以及包含掺杂的硅锗(SiGe)的纳米片释放层的交替层。

公开(公告)号：CN118943140A

公开(公告)日：2024-11-12

申请号：CN202410923757.1

申请日：2024-07-10

申请人： 北京大学

发明人： 吴恒 ,  卢浩然 ,  郭睿 ,  葛延栋 ,  王润声 ,  黎明 ,  黄如

IPC分类号： H01L27/085 ,  H01L27/092 ,  H01L29/06 ,  H01L29/41 ,  H01L21/82 ,  H01L21/8238

摘要： 本申请提供一种半导体结构、半导体结构的制备方法、器件及设备。半导体结构，包括：第一正面晶体管和第二正面晶体管；第一背面晶体管和第二背面晶体管；第一介质墙结构；第一正面晶体管和第二正面晶体管对称设置在第一介质墙结构的两侧；第二介质墙结构；第一背面晶体管和第二背面晶体管对称设置在第二介质墙结构的两侧；第一电源轨结构；第一电源轨结构与正面晶体管的源漏结构或背面晶体管的源漏结构连接；第二电源轨结构；第二电源轨结构与背面晶体管的源漏结构或正面晶体管的源漏结构连接；其中，第一电源轨结构和第二电源轨结构堆叠设置在第一介质墙结构和第二介质墙结构之间；第一电源轨结构的正投影和第二电源轨结构的正投影重叠。

公开(公告)号：CN113380707B

公开(公告)日：2024-11-12

申请号：CN202110341037.0

申请日：2021-03-30

申请人： 台湾积体电路制造股份有限公司

发明人： 刘格成 ,  李明轩 ,  郑铭龙 ,  刘昌淼

IPC分类号： H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

摘要： 一种方法包括提供了一种结构，该结构具有从衬底延伸的两个鳍和与该鳍相邻的隔离结构；在隔离结构的上方和鳍的顶部和侧壁上方形成覆盖层；使用覆盖层作为蚀刻掩模使隔离结构凹进以暴露衬底；在使隔离结构凹进之后，在衬底、隔离结构和覆盖层上方沉积密封层；在密封层上方和两个鳍之间形成牺牲塞；并且在牺牲塞上方沉积介电顶部覆盖件并且横向地在两个鳍之间。根据本申请的其他实施例，还提供了形成半导体器件的方法。

公开(公告)号：CN118919492A

公开(公告)日：2024-11-08

申请号：CN202411405923.5

申请日：2024-10-10

申请人： 安徽大学 ,  合肥晶合集成电路股份有限公司

发明人： 李典 ,  朱名杰

IPC分类号： H01L21/8238 ,  H01L27/092 ,  H10B10/00

摘要： 本发明公开了一种半导体器件的制作方法及半导体器件，属于半导体技术领域。所述制作方法包括：提供一衬底，衬底内形成多个浅沟槽隔离结构；在衬底上形成有多个第一栅极结构，在浅沟槽隔离结构上形成间隔设置的两个第二栅极结构；在第一栅极结构、第二栅极结构、衬底和浅沟槽隔离结构上形成保护层；刻蚀第一栅极结构和衬底上的部分保护层；再去除第一栅极结构和衬底上的保护层，同时去除第二栅极结构和浅沟槽隔离结构上的部分保护层；在第一栅极结构两侧的衬底内形成西格玛沟槽并形成应变结构；去除保护层，在衬底上依次形成接触孔刻蚀停止层和层间介质层。通过本发明提供的半导体器件的制作方法及半导体器件，能够提高半导体器件良率和性能。

公开(公告)号：CN118919490A

公开(公告)日：2024-11-08

申请号：CN202311777699.8

申请日：2023-12-22

申请人： 台湾积体电路制造股份有限公司

发明人： 林政颐 ,  陈书涵 ,  徐志安

IPC分类号： H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

摘要： 本公开涉及具有金属栅极结构的半导体器件及其制造方法。一种方法，包括：在衬底之上交替地堆叠第一半导体层和第二半导体层；将第一半导体层和第二半导体层图案化为鳍结构；跨鳍结构形成虚设栅极结构；在虚设栅极结构的侧壁之上沉积栅极间隔件；去除虚设栅极结构以形成凹部；去除第一半导体层；沉积围绕第二半导体层的界面层；在界面层之上并且在栅极间隔件的侧壁之上沉积高k电介质层；在高k电介质层之上沉积第一栅极电极；使第一栅极电极和高k电介质层凹陷以暴露栅极间隔件的侧壁的顶部部分；在经凹陷的高k电介质层之上沉积低k电介质层；以及在第一栅极电极之上沉积第二栅极电极。