半导体装置
    2.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118946975A

    公开(公告)日:2024-11-12

    申请号:CN202380030581.0

    申请日:2023-03-31

    摘要: 提供一种能够实现微型化的晶体管。提供一种占有面积小的晶体管。提供一种沟道长度小的晶体管。半导体装置包括第一绝缘层、半导体层、栅极绝缘层、栅电极、第一电极、第二电极及第一导电层。第一绝缘层的侧面位于第一电极上。第二电极位于第一绝缘层上。半导体层与第一电极、第一绝缘层的侧面及第二电极接触。栅极绝缘层具有隔着半导体层与侧面对置的部分。栅电极具有隔着栅极绝缘层及半导体层与侧面对置的部分。第一导电层与栅电极接触且具有隔着栅电极、栅极绝缘层及半导体层与侧面对置的部分并具有比栅电极厚的部分。

    堆叠晶体管的制备方法、堆叠晶体管、器件及设备

    公开(公告)号:CN118943083A

    公开(公告)日:2024-11-12

    申请号:CN202410760678.3

    申请日:2024-06-13

    申请人: 北京大学

    摘要: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管、器件及设备。其中,制备方法包括:在衬底上形成有源结构,第一有源结构相对于第二有源结构远离衬底;基于第一有源结构,形成第一晶体管,第一晶体管包括第一源漏结构和第一源漏金属;倒片并去除衬底,以暴露第二有源结构;基于第二有源结构,形成第二晶体管,第二晶体管包括第二源漏结构和第二源漏金属;其中,在形成第一源漏金属之前,形成第一绝缘层,第一绝缘层位于第一晶体管的第一栅极结构上,第一绝缘层用于隔离第一栅极结构与第一源漏金属;在形成第二源漏金属之前,形成第二绝缘层,第二绝缘层位于第二晶体管的第二栅极结构上,第二绝缘层用于隔离第二栅极结构与第二源漏金属。

    一种开关元件和电子设备

    公开(公告)号:CN113540076B

    公开(公告)日:2024-11-05

    申请号:CN202110819609.1

    申请日:2021-07-20

    IPC分类号: H01L27/06 H01L29/78

    摘要: 本发明实施例公开了一种开关元件和电子设备,开关元件包括半导体衬底、源极、漏极、栅极绝缘层、第一电容极板和第二电容极板;半导体衬底的第一面具有栅极区以及分别设置在栅极区两侧的源极区和漏极区,源极区和漏极区的导电类型与栅极区的导电类型不同,源极设置在源极区,漏极设置在漏极区,栅极绝缘层设置在栅极区上,第一电容极板设置在栅极绝缘层上,第二电容极板与第一电容极板平行相对设置。由此,通过改变第一电容极板与第二电容极板的距离就可以控制开关元件的通断,开关元件的行程较短,不需要露出设备表面设置,可以提升电子设备外观的完整度,有利于电子设备的防水防尘,同时开关元件的结构简单,体积较小,并方便用户操作。

    用于高速端子的焊盘设计

    公开(公告)号:CN111406317B

    公开(公告)日:2024-10-15

    申请号:CN201880075684.8

    申请日:2018-09-18

    IPC分类号: H01L27/06 H01L27/02 H01L23/00

    摘要: 一种集成电路组件,包括:集成电路封装基板;以及导电焊盘,所述导电焊盘设置在所述集成电路封装基板的表面上。所述导电焊盘包括导体部分、隔离的导体部分和隔离部分,所述隔离部分设置在所述导体部分与所述隔离的导体部分之间。所述隔离的导体部分可包围所述导体部分的第一侧和所述导体部分的第二侧。所述隔离的导体部分可包围所述导体部分的周边的一部分。所述隔离部分可包括在所述导体部分与所述隔离的导体部分之间的间隙。所述间隙可具有小于接纳结构的互连结构的半径的宽度。

    一种碳化硅全集成器件及其制备工艺

    公开(公告)号:CN118738048A

    公开(公告)日:2024-10-01

    申请号:CN202410628372.2

    申请日:2024-05-21

    申请人: 东南大学

    IPC分类号: H01L27/06 H01L21/82

    摘要: 本发明提供一种碳化硅全集成器件及其制备工艺,用于解决碳化硅器件间的串扰漏电。器件包括碳化硅衬底和外延层,在外延层内设有高低压隔离结构,其内部区域为低压区,外部区域为高压区;高低压隔离结构包括纵向隔离层,在纵向隔离层的两端分别设有低压横向隔离区且低压横向隔离区,其包括连接于纵向隔离层的重掺杂区及设在其上的隔离沟槽,在重掺杂区上连接有穿越隔离沟槽的金属电极,并在金属电位电极上施加抬升电压。碳化硅全集成器件制备工艺包括:形成衬底、外延生长、沟槽刻蚀、离子注入、生长栅氧化层、淀积多晶硅、淀积蚀钝化层、刻蚀钝化层、淀积金属、刻蚀金属等步骤。本发明具有耐高温、抗辐射能力强、低漏电、低串扰的优点。

    半导体结构
    7.
    发明授权

    公开(公告)号:CN114300490B

    公开(公告)日:2024-10-01

    申请号:CN202111645421.6

    申请日:2021-12-29

    发明人: 康晓旭

    摘要: 本申请提供一种半导体结构,涉及半导体技术领域,用于解决半导体结构的集成度和空间利用率较低的技术问题,该半导体结构包括:具有隔离设置的高压器件区和光敏结构区的衬底;设置在衬底的第一表面且位于高压器件区内的高压器件;设置在衬底的第二表面且位于光敏结构区的光敏结构,第二表面与第一表面相对设置,高压器件在衬底上的正投影与光敏结构在衬底上的正投影至少部分重合;位于光敏结构区的连接结构,连接结构的一端与光敏结构电连接,连接结构的另一端暴露于第一表面。通过将高压器件和光敏结构沿垂直于衬底的方向排布,并通过连接结构将光敏结构引出至第一表面,提高了半导体结构的集成度和空间利用率,同时便于布线。

    用于半导体装置的晶片对晶片封装的高电压二极管

    公开(公告)号:CN118695617A

    公开(公告)日:2024-09-24

    申请号:CN202410292206.X

    申请日:2024-03-14

    摘要: 本公开涉及用于半导体装置的晶片对晶片封装的高电压二极管。一种半导体装置,其包含:第一半导体装置,所述第一半导体装置包含衬底、安置于所述衬底上方和所述第一半导体装置的前侧表面下方的存储器阵列、安置于所述存储器阵列下方的多个源极区接触件SRC节点,和安置于所述衬底中的多个高电压HV二极管,所述多个HV二极管中的每一个连接到所述多个SRC节点中的对应一个;以及第二半导体装置,所述第二半导体装置包含多个互补金属氧化物半导体CMOS装置,所述多个CMOS装置中的每一个通过所述第二半导体装置的背侧表面和所述第一半导体装置的所述前侧表面连接到所述存储器阵列的对应接合衬垫,其中融合接合存在于所述第二半导体装置的所述背侧表面与所述第一半导体装置的所述前侧表面之间。

    存储装置
    9.
    发明公开
    存储装置 审中-公开

    公开(公告)号:CN118679863A

    公开(公告)日:2024-09-20

    申请号:CN202380021300.5

    申请日:2023-02-20

    摘要: 提供一种能够实现微型化或高集成化的存储装置,包括:包括电容器及电容器上的晶体管的存储单元;电容器上的第一绝缘体;以及第一绝缘体上的第二绝缘体,晶体管包括:第一绝缘体下的第一导电体;接触于第一导电体的顶面的氧化物半导体;配置在第一绝缘体与第二绝缘体间且接触于氧化物半导体的第二导电体;氧化物半导体上的第三绝缘体;以及第三绝缘体上的第三导电体,第一绝缘体、第二导电体及第二绝缘体中形成有到达第一导电体的第一开口,氧化物半导体的至少一部分、第三绝缘体的至少一部分及第三导电体的至少一部分配置在第一开口内,电容器包括:第四导电体;第四导电体上的第四绝缘体;以及第四绝缘体上的第一导电体。

    一种基于BCD集成的金属氧化物场效应功率晶体管及工艺

    公开(公告)号:CN118471979B

    公开(公告)日:2024-09-10

    申请号:CN202410922497.6

    申请日:2024-07-10

    发明人: 张占龙 宋宾 丁一

    摘要: 本发明涉及一种基于BCD集成的金属氧化物场效应功率晶体管及工艺。该晶体管包括衬底,衬底内设有深槽隔离将所述衬底隔离成高压区和低压区,低压区两侧均具有深槽隔离;所述衬底包括沿竖直方向从下到上依次堆叠的第一金属引出层、N+衬底层、N‑外延层;所述高压区内至少具有SGT‑NMOS主体,所述低压区内至少具有PNP型双极晶体管主体和低压CMOS器件主体;第一金属引出层还延伸设置于整个晶体管的背面;所述SGT‑NMOS主体、PNP型双极晶体管主体和低压CMOS器件主体均构建于N‑外延层内或N‑外延层上,并分别与衬底组成SGT‑NMOS、PNP型双极晶体管和低压CMOS器件。通过高压区与低压区的结构设计,对SGT‑NMOS、PNP型双极晶体管和低压CMOS器件进行集成,实现电源管理模块和驱动功率器件的集成。