公开(公告)号：CN101647171A

公开(公告)日：2010-02-10

申请号：CN200880010313.8

申请日：2008-03-28

Applicant: 国际商业机器公司

Inventor： 米歇尔·J·阿布-卡里尔 ,  罗伯特·高蒂尔 ,  李红梅 ,  李军俊 ,  苏维克·米特拉 ,  克里斯托弗·S·帕特南

IPC: H02H9/00

CPC classification number: H01L27/0277 ,  H01L27/0262 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 向多触指半导体器件的单个触指(40A-40E)提供外部电流注入源(45A、45B、45D和45E)，以在多个触指间提供相同的触发电压。例如，向MOSFET的本体或闸流管的栅极提供外部注入电流。调节从每个外部电流注入源(45A、45B、45D和45E)提供的电流的大小，以使得每个触指(40A-40E)具有相同的触发电压。该外部电流提供电路可以包括二极管或RC触发MOSFET。可调节外部电流提供电路的组件，以在多触指半导体器件的所有触指间获得想要的预定触发电压。

公开(公告)号：CN101443908A

公开(公告)日：2009-05-27

申请号：CN200580047382.2

申请日：2005-11-30

Applicant: 德克萨斯仪器股份有限公司

Inventor： C·T·萨林 ,  C·杜沃瑞 ,  G·博塞利

IPC: H01L23/62

CPC classification number: H01L27/0277

Abstract: 一种保护集成电路焊盘(201)以防ESD脉冲的保护电路包含：放电电路，该放电电路在衬底(205)(最好是n型)内具有细长的MOS晶体管(202)(最好是PMOS)。放电电路可操作用于将到焊盘的ESD脉冲放电至地(203)。实施方式进一步包含连接至焊盘的抽运电路以接收一部分脉冲电流；抽运电路包含确定该电流部分大小的组件(221)(例如，另一晶体管、一串正向二极管，反相齐纳二极管)，其中该组件连接至地。分立电阻(222)(例如，约40欧姆到60欧姆)连接在焊盘和该组件之间，并且该分立电阻可操作用于产生由电流部分引起的电压降(约0.5V到1.0V)。多个至衬底的触点连接至该电阻，以使得电压降均匀地加到衬底上，以确保细长的晶体管的均匀导通来进行均匀的脉冲放电。

公开(公告)号：CN1115120A

公开(公告)日：1996-01-17

申请号：CN95105105.9

申请日：1995-03-31

Applicant: 精工电子工业株式会社

Inventor： 齐藤丰 ,  小山内润

IPC: H01L29/78 ,  H01L29/36 ,  H01L23/60 ,  H01L27/04 ,  H01L21/336

CPC classification number: H01L27/027 ,  H01L27/0251 ,  H01L27/0277 ,  H01L29/861

Abstract: 本发明的目的是改进半导体集成电路装置的抗ESD能力，使N沟道型MOS晶体管的漏区中的N-型杂质的表面浓度，在栅电极端的栅电极方向的最大值，大于5E18/cm3，并有在表面方向单调变化的浓度分布，该分布中在杂质浓度小于5E18/cm3的部分无弯折。从而实现具有高抗ESD能力的IC。

公开(公告)号：CN105391041B

公开(公告)日：2018-03-06

申请号：CN201510690797.7

申请日：2013-02-05

Applicant: 联发科技股份有限公司

Inventor： 庄健晖

IPC: H02H9/04

CPC classification number: H01L27/0266 ,  H01L27/0277 ,  H03K19/00315

Abstract: 本发明提供一种静电放电保护电路。该静电放电保护电路包括第一NMOS晶体管、第二NMOS晶体管、检测单元以及触发单元。其中，第一NMOS晶体管耦接于电源线；第二NMOS晶体管的漏极耦接于该第一NMOS晶体管以及该第二NMOS晶体管的源极耦接于地。检测单元用于当静电放电事件发生于该电源线时提供检测信号。触发单元用于按顺序导通该第二NMOS晶体管和该第一NMOS晶体管以响应该检测信号，使得通过该第一NMOS晶体管和该第二NMOS晶体管形成从该电源线到地的放电路径。本发明提出的静电放电保护电路，可使集成电路的电子元件避免静电放电损害。

公开(公告)号：CN104466935B

公开(公告)日：2018-01-12

申请号：CN201410432672.X

申请日：2014-08-28

Applicant: 恩智浦有限公司

Inventor： 吉耶兹·简·德拉德

IPC: H02H9/04

CPC classification number: H01L27/0274 ,  H01L27/0277 ,  H01L29/78

Abstract: 描述了静电放电(ESD)保护装置和操作ESD保护装置的方法的实施例。在一个实施例中，ESD保护装置包括双极绝缘栅场效应晶体管，配置为在ESD事件期间传导ESD脉冲。双极绝缘栅场效应晶体管包括：背栅端子；源极端子；以及电流分配器，与背栅端子和源极端子连接，并且配置为响应于ESD脉冲期间在双极绝缘栅场效应晶体管中产生的电流，均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管。还描述了其他实施例。

公开(公告)号：CN102623489A

公开(公告)日：2012-08-01

申请号：CN201110387820.7

申请日：2011-11-29

Applicant: 富士通半导体股份有限公司

Inventor： 浅野正义 ,  三谷纯一

IPC: H01L29/423 ,  H01L27/02 ,  H01L21/28 ,  H01L21/8234

CPC classification number: H01L27/0262 ,  H01L27/0277 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66121 ,  H01L29/66393 ,  H01L29/66689 ,  H01L29/7436 ,  H01L29/7816 ,  H01L29/87

Abstract: 本发明涉及半导体器件及制造半导体器件的方法。形成横向扩散金属氧化物半导体晶体管形成区域中的栅电极、元件隔离膜和漏极区域以及静电放电保护元件形成区域中的栅电极、元件隔离膜和阳极区域，以满足A1≥A2并且B1＜B2的关系，其中，横向扩散金属氧化物半导体晶体管形成区域的栅电极和元件隔离膜的重叠长度为A1，栅电极和漏极区域之间的距离为B1，并且静电放电保护元件形成区域的栅电极和元件隔离膜的重叠长度为A2，栅电极和阳极区域之间的距离为B2。

公开(公告)号：CN101752370A

公开(公告)日：2010-06-23

申请号：CN200910252948.5

申请日：2009-12-04

Applicant: 索尼株式会社

Inventor： 井本努 ,  小林敏夫

IPC: H01L27/04 ,  H01L29/78 ,  H01L29/73 ,  H01L29/06 ,  H01L23/60

CPC classification number: H01L29/8605 ,  H01L27/0277 ,  H01L29/0821 ,  H01L29/0847 ,  H01L29/66659 ,  H01L29/7304 ,  H01L29/735 ,  H01L29/7835 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及晶体管型保护器件和半导体集成电路。一种晶体管型保护器件包括：半导体衬底；第一导电类型的阱，形成于半导体衬底中；第二导电类型的源极区域，形成于阱中；栅电极，在源极区域的一侧经过栅极绝缘膜形成于阱中；第二导电类型的多个漏极区域，被形成为彼此分开，并且分别与栅电极正下方的阱部分分开预定距离；电阻连接部分，以预定电阻连接在多个漏极区域之间。

公开(公告)号：CN100347855C

公开(公告)日：2007-11-07

申请号：CN02820258.9

申请日：2002-10-18

Applicant: 快捷半导体有限公司

Inventor： 罗纳德·布雷特·赫尔法克

IPC: H01L23/62

CPC classification number: H01L27/0277

Abstract: 一种ESD NMOS结构具有奇数个建立在一个P型阱(6)中的N型结构(4a-4g)。嵌入的N型结构(NBL)被置于该N型结构之间。中央的N型结构和每个交替的N型结构被相互电连接，到该嵌入的N型结构，并且连接到输出接头(14)；而其他N型结构被相互电连接并且连接到该P阱和“地”(10)。当出现一个正向ESD事件时，在该N型嵌入结构和该N型结构之间的P阱中创建一个耗尽区，从而增加该结构的电阻率。另外，当出现正向ESD事件时，在该中央N型结构的两侧的支路NPN晶体管击穿并且快速恢复。结果电流通过增加电阻的区域，从而从该中央N型结构向着末端N型结构产生较大的电压。该增加的电阻率和较高的电压作用的组合降低该ESD结构的触发电压。

公开(公告)号：CN1748309A

公开(公告)日：2006-03-15

申请号：CN200480003835.7

申请日：2004-02-04

Applicant: 飞思卡尔半导体公司

Inventor： 迈克尔·贝尔德 ,  理查德·T·艾达 ,  詹姆斯·D·怀特菲尔德 ,  许洪忠 ,  索潘·乔施

IPC: H01L23/62

CPC classification number: H01L27/0277 ,  H01L27/0266

Abstract: 本发明揭示了用于低压静电放电箝位电路的系统和方法。结合p型阱和电阻的晶体管(201)可以被用作低压ESD箝位电路，其中晶体管(201)的主体(202)通过电阻器(206)耦合到源极(204)，从而降低了DC泄漏电流并在使晶体管(201)的闩锁效应最小的同时保持有效的ESD性能。

公开(公告)号：CN1212672C

公开(公告)日：2005-07-27

申请号：CN02127455.X

申请日：2002-08-02

Applicant: 联华电子股份有限公司

Inventor： 柯明道 ,  陈东旸 ,  唐天浩

IPC: H01L29/78 ,  H01L23/60

CPC classification number: H01L27/0277 ,  H01L21/823842 ,  H01L27/092

Abstract: 本发明提供一种高衬底触发效应的静电放电(ESD)保护元件结构及其应用电路；该ESD保护元件结构形成于一P型阱上，其包含有至少一NMOS，至少一用来电连接一P型阱偏压电路的第一P+扩散区域，至少一虚置栅极，该虚置栅极包含有P型掺质以及N型掺质，设于该NMOS以及该第一P+扩散区域之间，至少一用来电连接VSS电源接脚的第二P+扩散区域，以及至少一用以隔离该NMOS与该第二P+扩散区域的浅沟隔离(STI)；其中该NMOS的漏极、该P型阱以及该NMOS的源极形成一寄生横向n-p-n双极型晶体管，且该NMOS的漏极与源极则分别电连接于一输入/输出缓冲端以及该VSS电源接脚；当一ESD电压脉冲被施加于该输入/输出缓冲端时，该P型阱偏压电路会诱发一衬底触发电流以触发该寄生横向双极型晶体管，进而快速排放该ESD电压脉冲的电流。