公开(公告)号：CN102623489A

公开(公告)日：2012-08-01

申请号：CN201110387820.7

申请日：2011-11-29

Applicant: 富士通半导体股份有限公司

Inventor： 浅野正义 ,  三谷纯一

IPC: H01L29/423 ,  H01L27/02 ,  H01L21/28 ,  H01L21/8234

CPC classification number: H01L27/0262 ,  H01L27/0277 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66121 ,  H01L29/66393 ,  H01L29/66689 ,  H01L29/7436 ,  H01L29/7816 ,  H01L29/87

Abstract: 本发明涉及半导体器件及制造半导体器件的方法。形成横向扩散金属氧化物半导体晶体管形成区域中的栅电极、元件隔离膜和漏极区域以及静电放电保护元件形成区域中的栅电极、元件隔离膜和阳极区域，以满足A1≥A2并且B1＜B2的关系，其中，横向扩散金属氧化物半导体晶体管形成区域的栅电极和元件隔离膜的重叠长度为A1，栅电极和漏极区域之间的距离为B1，并且静电放电保护元件形成区域的栅电极和元件隔离膜的重叠长度为A2，栅电极和阳极区域之间的距离为B2。

公开(公告)号：CN102623489B

公开(公告)日：2014-11-26

申请号：CN201110387820.7

申请日：2011-11-29

Applicant: 富士通半导体股份有限公司

Inventor： 浅野正义 ,  三谷纯一

IPC: H01L29/423 ,  H01L27/02 ,  H01L21/28 ,  H01L21/8234

CPC classification number: H01L27/0262 ,  H01L27/0277 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66121 ,  H01L29/66393 ,  H01L29/66689 ,  H01L29/7436 ,  H01L29/7816 ,  H01L29/87

Abstract: 本发明涉及半导体器件及制造半导体器件的方法。形成横向扩散金属氧化物半导体晶体管形成区域中的栅电极、元件隔离膜和漏极区域以及静电放电保护元件形成区域中的栅电极、元件隔离膜和阳极区域，以满足A1≥A2并且B1＜B2的关系，其中，横向扩散金属氧化物半导体晶体管形成区域的栅电极和元件隔离膜的重叠长度为A1，栅电极和漏极区域之间的距离为B1，并且静电放电保护元件形成区域的栅电极和元件隔离膜的重叠长度为A2，栅电极和阳极区域之间的距离为B2。

公开(公告)号：CN101471344B

公开(公告)日：2011-09-28

申请号：CN200810189535.2

申请日：2008-12-29

Applicant: 富士通半导体股份有限公司

Inventor： 三谷纯一 ,  中井聪 ,  藤田和司

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823456 ,  H01L21/823412 ,  H01L27/0207 ,  H01L27/088 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法和设计方法。其中该半导体器件具有：第一导电类型的第一和第二有源区，设置于半导体衬底上；第二导电类型的第三和第四有源区，设置于半导体衬底上，第二和第四有源区的尺寸分别大于第一和第三有源区的尺寸；第一导电图案，设置为与第一有源区相邻并且具有第一宽度；第二导电图案，设置为与第二有源区相邻并且具有大于第一宽度的第二宽度；第三导电图案，设置为与第三有源区相邻并且具有第三宽度；以及第四导电图案，设置为与第四有源区相邻并且具有小于第三宽度的第四宽度。本发明通过根据设计SD宽度来校正栅极长度、通过控制在STI结构与有源区之间的高度差来更改栅极长度，从而减小晶体管特性的差异。

公开(公告)号：CN1800972B

公开(公告)日：2011-03-30

申请号：CN200510128564.4

申请日：2003-03-04

Applicant: 富士通半导体股份有限公司

Inventor： 渡边健一 ,  河野通有 ,  難波浩司 ,  助川和雄 ,  长谷川巧 ,  泽田丰治 ,  三谷纯一

IPC: G03F1/00 ,  H01L21/00

Abstract: 本发明提供了一种用于制造半导体器件的相移掩模。提供一种相移掩模，其中包括：形成在透明基片上的相移膜；以及形成在该透明基片的划线区域中的遮光膜的相移掩模，其中由所述划线区域所包围的区域包括要形成集成电路部分的集成电路区域，以及要形成在所述集成电路部分的外围的外围边缘部分的外围边缘区域，以及所述遮光膜至少形成在一部分所述外围边缘区域和所述集成电路区域中。该相移掩模用于制造具有防潮性能的半导体器件。