电路位于双重介电层上的导线架基板及使用其的组体

    公开(公告)号:CN118866872A

    公开(公告)日:2024-10-29

    申请号:CN202410511394.0

    申请日:2024-04-26

    Inventor: 林文强 王家忠

    Abstract: 本发明公开一种电路位于双重介电层上的导线架基板及使用其的组体,导线架基板包括电路层、端子、弯翘抑制介电层及加固介电层。电路层自端子侧向延伸并具有背向加固介电层的外表面以及面向加固介电层顶表面且通过弯翘抑制介电层与加固介电层顶表面隔开的内表面。加固介电层可作为支撑电路层侧向延伸的稳固平台并避免裂纹传播穿过加固介电层而进入电路层。弯翘抑制介电层在加固介电层接合至具有端子的导线架期间可吸收应力并减经结构弯翘问题。

    具有加强层及弯翘平衡件的互连基板及其半导体组体

    公开(公告)号:CN112420652A

    公开(公告)日:2021-02-26

    申请号:CN201910892697.0

    申请日:2019-09-20

    Inventor: 林文强 王家忠

    Abstract: 本发明公开了一种互连基板以及一种半导体组体,其中,互连基板主要包括一加强层、一核心层、一弯翘平衡件及一路由电路。该加强层的弹性模数高于100GPa并被核心层侧向环绕。该弯翘平衡件设置于核心层顶面上方,并侧向环绕对准于加强层的凹穴。该路由电路设置于加强层与核心层底面下方,并电性连接至加强层。藉由加强层的高模数,即可抵消不均匀厚度所引起的局部热‑机械应力。此外,调整加强层厚度比上凹穴尺寸的比值可维持凹穴区域的刚度,并调节整体平整度。

    具有嵌入式元件及加强层的线路板及其制法

    公开(公告)号:CN107958876A

    公开(公告)日:2018-04-24

    申请号:CN201610896662.0

    申请日:2016-10-14

    Inventor: 林文强 王家忠

    Abstract: 本发明提供了一种具有嵌入式元件及加强层的线路板,其中,将嵌入式半导体元件、第一路由电路、密封材及一系列垂直连接件整合成一电性元件,并将电性元件设于加强层的贯穿开口内,同时于加强层的贯穿开口外设有第二路由电路,其侧向延伸于加强层上。加强层所具备的机械强度可用以避免线路板弯曲。嵌入式半导体元件电性耦接至第一路由电路,且被垂直连接件所环绕,其中垂直连接件与第一及第二路由电路电性连接。第一路由电路可对接置于线路板上的另一半导体元件提供初级扇出路由,而第二路由电路不仅可提供进一步的扇出线路结构,其也可使电性元件与加强层机械接合。

Patent Agency Ranking