-
公开(公告)号：CN106684148B
公开(公告)日：2020-12-01
申请号：CN201610552470.8
申请日：2011-12-07
申请人： 英特尔公司
IPC分类号： H01L29/78 , H01L21/336
摘要： 公开了用于形成具有高浓度硼掺杂锗的源极和漏极区的晶体管器件的技术。在一些实施例中，在源极和漏极区及其对应的尖端区中使用选择性外延沉积提供原位硼掺杂锗，或者可替换地，覆盖有重硼掺杂锗层的硼掺杂硅锗。在一些此类情况下，锗浓度例如可以超过50原子％，并高达100原子％，硼浓度例如可以超过1E20cm‑3。提供分级的锗和/或硼浓度的缓冲部可以用于更好地连接不同的层。在不使尖端陡度降级的情况下，在外延‑金属分界面的掺杂在锗中的硼的浓度有效地降低了寄生电阻。这些技术例如可以体现在平面或非平面晶体管器件中。
-
公开(公告)号：CN105684154A
公开(公告)日：2016-06-15
申请号：CN201380079217.X
申请日：2013-09-27
申请人： 英特尔公司
IPC分类号： H01L29/78 , H01L29/20 , H01L21/336
摘要： 一种装置，包括设置在衬底上且限定沟道区的异质结构，该异质结构包括具有小于衬底材料带隙的第一带隙的第一材料和具有大于第一带隙的第二带隙的第二材料；和在沟道区上的栅极叠置体，其中第二材料被设置在第一材料和栅极叠置体之间。该方法包括在衬底上形成具有第一带隙的第一材料；在第一材料上形成具有大于第一带隙的第二带隙的第二材料；和在第二材料上形成栅极叠置体。
-
公开(公告)号：CN103262245A
公开(公告)日：2013-08-21
申请号：CN201180057308.4
申请日：2011-09-19
申请人： 英特尔公司
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7848 , H01L29/1054 , H01L29/66795 , H01L29/7849 , H01L29/785
摘要： 一种方法和根据所述方法制造的器件。所述方法包括：提供包括第一材料的衬底；以及提供包括第二材料的鳍，所述鳍设置在所述衬底上并具有器件有源部分，所述第一材料和所述第二材料在其各自的晶体结构之间呈现晶格失配。提供所述鳍包括：在所述衬底上提供包括所述第二材料的双轴应变膜；并且去除所述双轴应变膜的一部分以由其形成基本上单轴应变的鳍。
-
公开(公告)号：CN114628506A
公开(公告)日：2022-06-14
申请号：CN202111324314.3
申请日：2021-11-10
申请人： 英特尔公司
IPC分类号： H01L29/423 , H01L29/12 , H01L29/78
摘要： 本文公开了用于量子点装置的横向栅极材料布置，以及相关的计算装置和方法。例如，在一些实施例中，量子点装置可以包括：量子阱堆叠体；以及在量子阱堆叠体上方的栅极，其中栅极包括栅电极，栅电极包括靠近栅极的侧面的第一材料和靠近栅极的中心的第二材料，并且第一材料具有与第二材料不同的材料成分。
-
公开(公告)号：CN106030812B
公开(公告)日：2019-09-24
申请号：CN201480076167.4
申请日：2014-03-27
申请人： 英特尔公司
摘要： 讨论了与具有锗锡的集成电路和晶体管、包含这些晶体管的系统、以及用于形成这种集成电路的方法相关的技术。这些晶体管包括沟道区，该沟道区包括鳍部的锗锡部分，以使得鳍部包括被设置在衬底上方的缓冲层以及被设置在缓冲层上方的锗锡部分。
-
公开(公告)号：CN105684154B
公开(公告)日：2019-08-20
申请号：CN201380079217.X
申请日：2013-09-27
申请人： 英特尔公司
IPC分类号： H01L29/78 , H01L29/20 , H01L21/336
摘要： 一种装置，包括设置在衬底上且限定沟道区的异质结构，该异质结构包括具有小于衬底材料带隙的第一带隙的第一材料和具有大于第一带隙的第二带隙的第二材料；和在沟道区上的栅极叠置体，其中第二材料被设置在第一材料和栅极叠置体之间。该方法包括在衬底上形成具有第一带隙的第一材料；在第一材料上形成具有大于第一带隙的第二带隙的第二材料；和在第二材料上形成栅极叠置体。
-
公开(公告)号：CN105723514A
公开(公告)日：2016-06-29
申请号：CN201380080950.3
申请日：2013-12-16
申请人： 英特尔公司
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L27/0924 , H01L21/823807 , H01L21/823821 , H01L29/045 , H01L29/1054 , H01L29/66795 , H01L29/7842 , H01L29/785
摘要： 本发明描述了与用于半导体器件的双应变包覆层有关的技术和方法，以及并入了这样的半导体器件的系统。
-
-
公开(公告)号：CN104737295B
公开(公告)日：2017-12-26
申请号：CN201380054199.X
申请日：2013-06-12
申请人： 英特尔公司
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/66977 , H01L27/092 , H01L29/045 , H01L29/0676 , H01L29/068 , H01L29/1054 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/20 , H01L29/24 , H01L29/267 , H01L29/42392 , H01L29/7391 , H01L29/7842 , H01L29/785 , H01L29/78603 , H01L29/78642 , H01L29/78684 , H01L29/78696
摘要： 描述了CMOS架构的隧穿场效应晶体管(TFET)以及制造N型和P型TEFT的方法。例如，隧穿场效应晶体管(TFET)包括同质结有源区，所述同质结有源区设置在衬底上方。所述同质结有源区包括在其中具有无掺杂的沟道区的弛豫的Ge或GeSn本体。所述同质结有源区还包括掺杂的源极区和漏极区，所述掺杂的源极区和漏极区设置在所述沟道区的任一侧上的弛豫的Ge或GeSn本体中。所述TFET还包括栅极叠置体，所述栅极叠置体设置在所述源极区与所述漏极区之间的所述沟道区上。所述栅极叠置体包括栅极电介质部分和栅极电极部分。
-
公开(公告)号：CN107359197A
公开(公告)日：2017-11-17
申请号：CN201710216991.0
申请日：2013-06-12
申请人： 英特尔公司
IPC分类号： H01L29/739 , H01L29/78 , H01L29/161 , H01L29/16 , H01L21/331 , H01L21/336
CPC分类号： H01L29/66977 , H01L27/092 , H01L29/045 , H01L29/0676 , H01L29/068 , H01L29/1054 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/20 , H01L29/24 , H01L29/267 , H01L29/42392 , H01L29/7391 , H01L29/7842 , H01L29/785 , H01L29/78603 , H01L29/78642 , H01L29/78684 , H01L29/78696 , H01L29/66356 , H01L29/66742 , H01L29/66795
摘要： 描述了CMOS架构的隧穿场效应晶体管(TFET)以及制造N型和P型TEFT的方法。例如，隧穿场效应晶体管(TFET)包括同质结有源区，所述同质结有源区设置在衬底上方。所述同质结有源区包括在其中具有无掺杂的沟道区的弛豫的Ge或GeSn本体。所述同质结有源区还包括掺杂的源极区和漏极区，所述掺杂的源极区和漏极区设置在所述沟道区的任一侧上的弛豫的Ge或GeSn本体中。所述TFET还包括栅极叠置体，所述栅极叠置体设置在所述源极区与所述漏极区之间的所述沟道区上。所述栅极叠置体包括栅极电介质部分和栅极电极部分。
-
-
-
-
-
-
-
-
-
搜索结果
34 条记录 (耗时 0.028 秒)
