-
公开(公告)号:CN114628506A
公开(公告)日:2022-06-14
申请号:CN202111324314.3
申请日:2021-11-10
Applicant: 英特尔公司
IPC: H01L29/423 , H01L29/12 , H01L29/78
Abstract: 本文公开了用于量子点装置的横向栅极材料布置,以及相关的计算装置和方法。例如,在一些实施例中,量子点装置可以包括:量子阱堆叠体;以及在量子阱堆叠体上方的栅极,其中栅极包括栅电极,栅电极包括靠近栅极的侧面的第一材料和靠近栅极的中心的第二材料,并且第一材料具有与第二材料不同的材料成分。
-
公开(公告)号:CN104137264A
公开(公告)日:2014-11-05
申请号:CN201180076400.5
申请日:2011-12-20
Applicant: 英特尔公司
Inventor: A·卡佩拉尼 , S·M·塞亚 , T·加尼 , H·戈麦斯 , J·T·卡瓦列罗斯 , P·H·基斯 , S·金 , K·J·库恩 , A·D·利拉科 , R·里奥斯 , M·萨尼
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66818 , B82Y10/00 , H01L21/762 , H01L21/76216 , H01L27/1203 , H01L29/0649 , H01L29/0653 , H01L29/0673 , H01L29/42392 , H01L29/66795 , H01L29/775 , H01L29/785
Abstract: 描述了具有隔离的主体部分的半导体器件。例如,半导体结构包括设置于半导体衬底上方的半导体主体。所述半导体主体包括沟道区和沟道区的两侧上的源极区和漏极区对。隔离基座设置于所述半导体主体与所述半导体衬底之间。栅极电极堆叠体至少部分地包围所述半导体主体的沟道区的一部分。
-
公开(公告)号:CN107667434B
公开(公告)日:2021-10-01
申请号:CN201580080044.2
申请日:2015-06-19
Applicant: 英特尔公司
IPC: H01L29/165 , H01L29/423 , H01L29/66 , H01L29/775 , H01L29/78 , H01L29/786
Abstract: 公开了用于在外延生长的S/D区域和沟道区域之间形成具有一个或多个碳基界面层的p‑MOS晶体管的技术。在一些情况下,碳基界面层可以包括具有大于20%碳的碳含量和0.5‑8nm的厚度的单层。在一些情况下,碳基界面层可以包括具有小于5%的碳含量和2‑10nm的厚度的单层。在一些这样的情况下,单层还可以包括硼掺杂硅(Si:B)或硼掺杂硅锗(SiGe:B)。在一些情况下,一个或多个附加界面层可以沉积在碳基界面层上,其中附加界面层包括Si:B和/或SiGe:B。这些技术可用于改善短沟道效应,并改善所得晶体管的有效栅极长度。
-
公开(公告)号:CN107667434A
公开(公告)日:2018-02-06
申请号:CN201580080044.2
申请日:2015-06-19
Applicant: 英特尔公司
IPC: H01L29/165 , H01L29/423 , H01L29/66 , H01L29/775 , H01L29/78 , H01L29/786
CPC classification number: H01L29/7848 , H01L27/0886 , H01L29/0603 , H01L29/0673 , H01L29/0847 , H01L29/1608 , H01L29/165 , H01L29/167 , H01L29/42392 , H01L29/66795 , H01L29/775 , H01L29/785 , H01L29/78696
Abstract: 公开了用于在外延生长的S/D区域和沟道区域之间形成具有一个或多个碳基界面层的p-MOS晶体管的技术。在一些情况下,碳基界面层可以包括具有大于20%碳的碳含量和0.5-8nm的厚度的单层。在一些情况下,碳基界面层可以包括具有小于5%的碳含量和2-10nm的厚度的单层。在一些这样的情况下,单层还可以包括硼掺杂硅(Si:B)或硼掺杂硅锗(SiGe:B)。在一些情况下,一个或多个附加界面层可以沉积在碳基界面层上,其中附加界面层包括Si:B和/或SiGe:B。这些技术可用于改善短沟道效应,并改善所得晶体管的有效栅极长度。
-
公开(公告)号:CN104137264B
公开(公告)日:2018-01-09
申请号:CN201180076400.5
申请日:2011-12-20
Applicant: 英特尔公司
Inventor: A·卡佩拉尼 , S·M·塞亚 , T·加尼 , H·戈麦斯 , J·T·卡瓦列罗斯 , P·H·基斯 , S·金 , K·J·库恩 , A·D·利拉科 , R·里奥斯 , M·萨尼
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66818 , B82Y10/00 , H01L21/762 , H01L21/76216 , H01L27/1203 , H01L29/0649 , H01L29/0653 , H01L29/0673 , H01L29/42392 , H01L29/66795 , H01L29/775 , H01L29/785
Abstract: 描述了具有隔离的主体部分的半导体器件。例如,半导体结构包括设置于半导体衬底上方的半导体主体。所述半导体主体包括沟道区和沟道区的两侧上的源极区和漏极区对。隔离基座设置于所述半导体主体与所述半导体衬底之间。栅极电极堆叠体至少部分地包围所述半导体主体的沟道区的一部分。
-
公开(公告)号:CN104137228A
公开(公告)日:2014-11-05
申请号:CN201180076439.7
申请日:2011-12-23
Applicant: 英特尔公司
IPC: H01L21/28 , H01L21/336 , H01L29/78
CPC classification number: H01L29/775 , B82Y10/00 , B82Y40/00 , H01L29/0673 , H01L29/16 , H01L29/41791 , H01L29/66439 , H01L29/66545 , H01L29/785 , H01L29/78696
Abstract: 本发明描述了具有环绕式接触部的纳米线结构。例如,纳米线半导体器件包括设置于衬底上方的纳米线。沟道区设置于所述纳米线中。所述沟道区具有长度以及与该长度正交的周边。栅极电极堆叠体包围所述沟道区的整个周边。一对源极区和漏极区设置于所述沟道区的两侧上的纳米线中。所述源极区和漏极区中的一个具有与所述沟道区的长度正交的周边。第一接触部完全包围所述源极区的周边。第二接触部完全包围所述漏极区的周边。
-
-
-
-
-