-
公开(公告)号：CN119768882A
公开(公告)日：2025-04-04
申请号：CN202480003483.2
申请日：2024-02-05
Applicant: 株式会社村田制作所
Abstract: 电容器阵列(1)包括在平面方向上配置的多个电容器单元(1U)。电容器单元(1U)分别包含电容器元件(10)、第1贯通导体(20A)和第2贯通导体(20B)。电容器元件(10)包含第1电极层(例如阳极板11)、第2电极层(例如阴极层12)和电介质层(13)。第1电极层和第2电极层隔着电介质层(13)在与平面方向垂直的厚度方向上对置。第1贯通导体(20A)设于在厚度方向上贯通电容器元件(10)的第1贯通孔(50A)的至少内壁面，并且与第1电极层电连接。第2贯通导体(20B)设于在厚度方向上贯通电容器元件(10)的第2贯通孔(50B)的至少内壁面，并且与第2电极层电连接。在从电容器阵列(1)的厚度方向俯视时，电容器单元(1U)的面积、第1贯通孔(50A)的直径、第1贯通孔(50A)内的第1贯通导体(20A)的面积、第2贯通孔(50B)的直径、第2贯通孔(50B)内的第2贯通导体(20B)的面积以及第1贯通导体(20A)与第2贯通导体(20B)的中心间距离在电容器单元(1U)之间相等。在电容器单元(1U)的第1贯通孔(50A)内的第1贯通导体(20A)的面积为STH1，第2贯通孔(50B)内的第2贯通导体(20B)的面积为STH2，电容器阵列(1)所包含的电容器单元(1U)的总数为N时，在从满足下述的条件1～4中的全部条件的假想单元求出每一单元的静电容量Cunit的相对于第1贯通导体(20A)与第2贯通导体(20B)的中心间距离p的相关性的情况下，与对每一单元的静电容量Cunit取最大值时的与中心间距离p对应的假想单元的总数n乘以每一单元的静电容量Cunit的最大值而得到的假想的整体容量相比，电容器阵列(1)整体的静电容量中的与电容器单元(1U)的合计面积量的静电容量相当的实质的整体容量较大，条件1：电容器阵列(1)所包含的假想单元的总数为n，条件2：在从电容器阵列(1)的厚度方向俯视时，假想单元的面积、第1贯通孔的直径、第1贯通孔内的第1贯通导体的面积、第2贯通孔的直径、第2贯通孔内的第2贯通导体的面积以及第1贯通导体与第2贯通导体的中心间距离在假想单元之间相等，条件3：假想单元的第1贯通孔内的第1贯通导体的面积为sth1，第2贯通孔内的第2贯通导体的面积为sth2，条件4：(sth1+sth2)×n的值与(STH1+STH2)×N的值相等。
-
公开(公告)号：CN119678355A
公开(公告)日：2025-03-21
申请号：CN202480003670.0
申请日：2024-03-18
Applicant: 株式会社村田制作所
Abstract: 直流‑直流转换器模块(1A)具备：绝缘基板(10A)，其具有在厚度方向(T)上相对的第一面(10Aa)及第二面(10Ab)；以及电路部(20A)，其设置于绝缘基板(10A)，其中，电路部(20A)从输入端(Vin)去向输出端(Vout)依次具备开关元件(SW)以及连接于开关元件(SW)的LC斩波型的输出滤波器(F)，输出滤波器(F)具有：输出电感器(Lout)；第一输出电容器(C1)，其在电路部(20A)的输出端(Vout)侧与输出电感器(Lout)串联连接；以及第二输出电容器(C2)，其电容与第一输出电容器(C1)的电容不同，该第二输出电容器(C2)在电路部(20A)的输出端(Vout)侧与输出电感器(Lout)串联连接，在比第一输出电容器(C1)更靠电路部(20A)的输出端(Vout)侧的位置与第一输出电容器(C1)并联连接，从开关元件(SW)去向电路部(20A)的输出端(Vout)的电流路径(P)将绝缘基板(10A)从第一面(10Aa)到第二面(10Ab)贯通，第一输出电容器(C1)及第二输出电容器(C2)的相对于电流路径(P)配置的配置面(D1、D2)的位置在厚度方向(T)上互不相同，在第一输出电容器(C1)的正极端子与第二输出电容器(C2)的正极端子之间存在电感器成分(Lpara)。
-
公开(公告)号：CN119895423A
公开(公告)日：2025-04-25
申请号：CN202480003836.9
申请日：2024-03-13
Applicant: 株式会社村田制作所
IPC: G06F30/398
Abstract: 一种基板设计辅助装置(1)，进行用于将经由至少一对电源侧贯通导体及地侧贯通导体而连接于电源线及地线的旁路电容器配置于配线基板的辅助，该基板设计辅助装置(1)具备：存储部(30)，其按一对电源侧贯通导体与地侧贯通导体间的多个规定间距中的每个规定间距存储电路信息，该电路信息表示包含一对电源侧贯通导体及地侧贯通导体、以及连接于该电源侧贯通导体与地侧贯通导体间的电容器元件的单元；输入受理部(21)，其获取由用户设定的至少一对电源侧贯通导体与地侧贯通导体间的与上述多个规定间距中的任一个规定间距对应的间距；以及运算部(22)，其从上述存储部(30)获取与上述输入受理部(21)所获取到的上述间距对应的电路信息，基于所获取到的电路信息来运算电源线的阻抗，其中，存储于上述存储部(30)的上述电路信息包含表示上述单元的等效电路(50)以及与表示上述单元的等效电路的至少一部分相当的参数中的至少一方，在表示上述单元的等效电路(50)中，表示上述电容器元件的等效电路(60)包含根据所对应的上述规定间距设定的电容成分(C1、C2、C3)。
-
公开(公告)号：CN118575238A
公开(公告)日：2024-08-30
申请号：CN202380017929.2
申请日：2023-08-01
Applicant: 株式会社村田制作所
Abstract: 本发明提供能够抑制性能的降低，并且实现轻薄化并得到高的电感值的电感器部件。电感器部件具备：坯体，包含磁性层；相互相邻的第一线圈和第二线圈，配置在上述坯体内的同一平面上；以及第一连接导体，连接上述第一线圈与上述第二线圈，上述第一线圈的轴和上述第二线圈的轴与上述平面正交，且相互平行地配置，从与上述平面正交的第一方向观察，上述第一线圈与上述第二线圈的最短距离为上述第一线圈的布线宽度和上述第二线圈的布线宽度中的最大的布线宽度以上，且为内含上述第一线圈的最小的圆的直径与内含上述第二线圈的最小的圆的直径的平均值以下。
-
公开(公告)号：CN113225030A
公开(公告)日：2021-08-06
申请号：CN202110153563.4
申请日：2021-02-04
Applicant: 株式会社村田制作所
IPC: H03F3/20
Abstract: 本发明提供功率放大电路、半导体器件，增强功率放大电路中的晶体管间的热耦合。功率放大电路具有：晶体管(101)，形成在半导体基板(301)上；晶体管(111)，基于控制电流的一部分向晶体管(101)供给偏置电流；晶体管(112)，其中流动的电流伴随着温度上升而增加；以及布线部(W1)，与晶体管(111)的发射极电连接，具有对置地层叠于半导体基板(301)的第二发射极布线(202)以及凸块(203)。在俯视半导体基板(301)时，第二发射极布线(202)以及凸块(203)的至少一方从配置晶体管(101)的配置区域的至少一部分延伸，以便重叠于配置晶体管(112)的配置区域。
-
Patent Agency Ranking
公开(公告)号：CN114512337B
公开(公告)日：2024-08-27
申请号：CN202111346899.9
申请日：2021-11-15
Applicant: 株式会社村田制作所
Abstract: 本发明提供包含不容易产生由热应力引起的静电电容的变动的电容器的无源部件。在绝缘性的基板的表面设置凹部。在凹部的至少一部分填充下部电极。在下部电极的表面设置介电膜。上部电极隔着介电膜与下部电极对置。高度方向的下部电极的尺寸比介电膜的高度方向的尺寸大，上述高度方向是与基板的表面垂直的方向。
-
公开(公告)号：CN111223920B
公开(公告)日：2024-01-09
申请号：CN201911154165.3
申请日：2019-11-22
Applicant: 株式会社村田制作所
IPC: H01L29/737 , H01L23/482 , H01L23/488 , H01L23/367
Abstract: 本发明提供一种能够抑制由凸块上的焊料引起的晶体管的劣化、破坏的半导体装置。在基板上配置有双极晶体管。在基板上配置有绝缘膜，以覆盖双极晶体管。在该绝缘膜上配置有通过设置于绝缘膜的第一开口与双极晶体管的发射极层电连接的发射极布线。在发射极布线上配置有保护膜。在保护膜上，配置有通过设置于保护膜的第二开口与发射极布线电连接的凸块。在俯视时，第二开口包含于凸块的内侧并且第一开口的外侧的区域。
-
公开(公告)号：CN113225030B
公开(公告)日：2023-10-31
申请号：CN202110153563.4
申请日：2021-02-04
Applicant: 株式会社村田制作所
IPC: H03F3/20
Abstract: 本发明提供功率放大电路、半导体器件，增强功率放大电路中的晶体管间的热耦合。功率放大电路具有：晶体管(101)，形成在半导体基板(301)上；晶体管(111)，基于控制电流的一部分向晶体管(101)供给偏置电流；晶体管(112)，其中流动的电流伴随着温度上升而增加；以及布线部(W1)，与晶体管(111)的发射极电连接，具有对置地层叠于半导体基板(301)的第二发射极布线(202)以及凸块(203)。在俯视半导体基板(301)时，第二发射极布线(202)以及凸块(203)的至少一方从配置晶体管(101)的配置区域的至少一部分延伸，以便重叠于配置晶体管(112)的配置区域。
-
公开(公告)号：CN102428550A
公开(公告)日：2012-04-25
申请号：CN201080021654.2
申请日：2010-05-14
Applicant: 株式会社村田制作所
IPC: H01L21/338 , H01L21/8232 , H01L27/06 , H01L27/095 , H01L29/812
CPC classification number: H01L27/0883 , H01L21/823456 , H01L27/0605 , H01L27/095 , H01L29/20 , H01L29/42316 , H01L29/66863 , H01L29/812
Abstract: 本发明提供一种改善失真特性的构成的半导体开关装置、以及半导体开关装置的制造方法。半导体开关装置(1)将具有凹槽(3A、3B)的半导体元件(E1、D1)形成在单一的半导体基板(2)上。以半导体元件(D1)构成开关电路。以半导体元件(E1、D1)构成逻辑电路。半导体元件(E1、D1)分别具有栅极电极(4A、4B)、漏极电极(6A、6B)、以及源极电极(5A、5B)。栅极电极(4B)的外形形状为剖面矩形形状。栅极电极(4A)的外形形状为剖面V字形状。
-
公开(公告)号：CN120019720A
公开(公告)日：2025-05-16
申请号：CN202380072186.9
申请日：2023-10-10
Applicant: 株式会社村田制作所
IPC: H05K1/02 , H01L23/12 , H01L23/36 , H01L23/427
Abstract: 电子设备(1)包括：配线基板(10)，其具有在厚度方向上相对的第1主面(11)和第2主面(12)；第1电子部件(20)，其安装于配线基板(10)的第1主面(11)；第2电子部件(30)，其安装于配线基板(10)的第2主面(12)；第1热扩散板(40)，其与第1电子部件(20)热连接；第2热扩散板(50)，其与第2电子部件(30)热连接；以及导热体(60)，其以在厚度方向上贯通配线基板(10)的方式设置，与第1热扩散板(40)和第2热扩散板(50)热连接。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.018 seconds)
