-
公开(公告)号：CN110943067A
公开(公告)日：2020-03-31
申请号：CN201910221859.8
申请日：2019-03-22
IPC: H01L23/498 , H01L23/31 , H01L23/48 , H01L21/56
Abstract: 本发明提供半导体装置及其制造方法。半导体装置具备：绝缘层；导电部件，设于所述绝缘层内；芯片，配置于所述绝缘层的第一面上，并连接于所述导电部件；以及电极，经由电阻率比所述导电部件的电阻率高的阻挡层连接于所述导电部件，且至少一部分从所述绝缘层的第二面突出。
-
公开(公告)号：CN110289249A
公开(公告)日：2019-09-27
申请号：CN201810847573.6
申请日：2018-07-27
Applicant: 东芝存储器株式会社
IPC: H01L23/535 , H01L25/04
Abstract: 实施方式提供一种能够兼顾整体的薄化与线接合性的提高的半导体装置。在实施方式的半导体装置中，多个第1半导体芯片各自具有：第1端部，越靠下段的第1半导体芯片比上段的第1半导体芯片更朝第1方向突出而形成；以及第1电极垫，设置在第1端部，且接合着第1金属线。多个第2半导体芯片各自具有：第2端部，越靠下段的第2半导体芯片比上段的第2半导体芯片更朝第2方向突出；以及第2电极垫，设置在第2端部，且接合着第2金属线。第3半导体芯片具有：第1部分，重叠在第1芯片群之上；第2部分，比第1芯片群及第2芯片群更朝第2方向突出，且比第1部分厚；以及第3电极垫，设置在第2部分，且接合着第3金属线。
-
公开(公告)号：CN110211943A
公开(公告)日：2019-09-06
申请号：CN201810832374.8
申请日：2018-07-26
Applicant: 东芝存储器株式会社
IPC: H01L23/498 , H01L21/56
Abstract: 本发明的实施方式提供电极层的位置精度较高的半导体装置及其制造方法。本发明的实施方式的半导体装置具备：再配线层；多个凸块，设置在所述再配线层的第1面上；多个芯片，积层在所述再配线层的第2面上；及树脂构件，设置在所述第2面上，覆盖所述多个芯片。所述再配线层具有：绝缘层；配线，设置在所述绝缘层内；第1通孔，设置在所述绝缘层内，与所述配线连接；电极层，设置在所述绝缘层内，由与所述第1通孔的材料不同的金属材料形成，在所述第1面露出，且与所述第1通孔及所述凸块连接；及第2通孔，设置在所述绝缘层内，与所述配线及所述多个芯片连接。所述电极层与所述第2面的距离短于所述第1面与所述第2面的距离。
-
公开(公告)号：CN112542313B
公开(公告)日：2024-05-14
申请号：CN202010913133.3
申请日：2020-09-03
Applicant: 株式会社东芝
Abstract: 本发明的实施方式涉及电容器。提供一种能够实现较大的电容量的电容器。实施方式的电容器(1)具备：导电基板(CS)，具有第一主面(S1)与第二主面(S2)，在第一主面(S1)的一部分的区域设有一个以上的第一凹部(R1)，在第二主面(S2)中的与第一主面(S1)的上述一部分的区域和第一主面(S1)的其他一部分的区域对应的区域设有一个以上的第二凹部(R2)；导电层(20b)，覆盖第一主面(S1)、第二主面(S2)、第一凹部(R1)的侧壁及底面以及第二凹部(R2)的侧壁及底面；电介质层(30)，夹设于导电基板(CS)与导电层(20b)之间；第一内部电极(70a)，设于第一主面(S1)的上述一部分的区域上，并与导电层(20b)电连接；以及第二内部电极(70b)，设于第一主面(S1)的上述其他一部分的区域上，并与导电基板(CS)电连接。
-
公开(公告)号：CN112542313A
公开(公告)日：2021-03-23
申请号：CN202010913133.3
申请日：2020-09-03
Applicant: 株式会社东芝
Abstract: 本发明的实施方式涉及电容器。提供一种能够实现较大的电容量的电容器。实施方式的电容器(1)具备：导电基板(CS)，具有第一主面(S1)与第二主面(S2)，在第一主面(S1)的一部分的区域设有一个以上的第一凹部(R1)，在第二主面(S2)中的与第一主面(S1)的上述一部分的区域和第一主面(S1)的其他一部分的区域对应的区域设有一个以上的第二凹部(R2)；导电层(20b)，覆盖第一主面(S1)、第二主面(S2)、第一凹部(R1)的侧壁及底面以及第二凹部(R2)的侧壁及底面；电介质层(30)，夹设于导电基板(CS)与导电层(20b)之间；第一内部电极(70a)，设于第一主面(S1)的上述一部分的区域上，并与导电层(20b)电连接；以及第二内部电极(70b)，设于第一主面(S1)的上述其他一部分的区域上，并与导电基板(CS)电连接。
-
Patent Agency Ranking
公开(公告)号：CN107665820B
公开(公告)日：2021-02-19
申请号：CN201710505113.0
申请日：2017-06-28
Applicant: 株式会社东芝
IPC: H01L21/306
Abstract: 本发明的实施方式涉及蚀刻方法、半导体芯片的制造方法及物品的制造方法。提供难以产生针状残留部的蚀刻方法。实施方式的蚀刻方法包括以下步骤：在由半导体形成的表面上形成由贵金属形成的催化剂层(6)，所述催化剂层(6)包含将上述表面至少部分地被覆的第1部分(4)、和位于第1部分(4)上且与上述第1部分(4)相比表观上的密度较小、且较厚的第2部分(5)；和向上述催化剂层(6)供给蚀刻剂(7)，基于上述催化剂层(6)的作为催化剂的作用，对上述表面进行蚀刻。
-
公开(公告)号：CN100541846C
公开(公告)日：2009-09-16
申请号：CN200710166818.0
申请日：2007-10-18
Applicant: 株式会社东芝
IPC: H01L33/00 , H01L23/488 , H01L21/60
CPC classification number: H01L33/62 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/83 , H01L2224/27013 , H01L2224/29111 , H01L2224/32014 , H01L2224/32245 , H01L2224/32257 , H01L2224/45144 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2224/83051 , H01L2224/83192 , H01L2224/83385 , H01L2224/83439 , H01L2224/83455 , H01L2224/83801 , H01L2224/92 , H01L2224/92247 , H01L2924/01006 , H01L2924/01015 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01038 , H01L2924/01047 , H01L2924/0105 , H01L2924/01056 , H01L2924/01063 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/01322 , H01L2924/12041 , H01L2924/15153 , H01L2924/15165 , H01L2924/15747 , H01L2924/181 , H01L2924/00014 , H01L2924/01014 , H01L2924/00012 , H01L2924/00
Abstract: 本发明提供一种可以防止因接合构件爬到光半导体元件上而产生的短路故障的光半导体器件。在光半导体器件(1A)中，具备：光半导体元件(2)，具有设置在第一主面(M1)上的发光层(2c)、设置在发光层(2c)上且小于第一主面(M1)的第一电极(2e)、及设置在与第一主面(M1)不同的第二主面(M2)上的第二电极(2g)；第一引脚部(4)，具有接合第一电极(2e)的区域中的小于第一主面(M1)的接合区域(R1)、和形成在与接合区域(R1)邻接的外周区域(R2)上的第一槽部(4b)，第一电极(2e)利用接合构件(3)与接合区域(R1)接合，第一引脚部(4)电连接在第一电极(2e)上；以及第二引脚部，利用连接构件电连接在第二电极(2g)上。
-
公开(公告)号：CN101165929A
公开(公告)日：2008-04-23
申请号：CN200710166818.0
申请日：2007-10-18
Applicant: 株式会社东芝
IPC: H01L33/00 , H01L23/488 , H01L21/60
CPC classification number: H01L33/62 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/83 , H01L2224/27013 , H01L2224/29111 , H01L2224/32014 , H01L2224/32245 , H01L2224/32257 , H01L2224/45144 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2224/83051 , H01L2224/83192 , H01L2224/83385 , H01L2224/83439 , H01L2224/83455 , H01L2224/83801 , H01L2224/92 , H01L2224/92247 , H01L2924/01006 , H01L2924/01015 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01038 , H01L2924/01047 , H01L2924/0105 , H01L2924/01056 , H01L2924/01063 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/01322 , H01L2924/12041 , H01L2924/15153 , H01L2924/15165 , H01L2924/15747 , H01L2924/181 , H01L2924/00014 , H01L2924/01014 , H01L2924/00012 , H01L2924/00
Abstract: 本发明提供一种可以防止因接合构件爬到光半导体元件上而产生的短路故障的光半导体器件。在光半导体器件(1A)中，具备：光半导体元件(2)，具有设置在第一主面(M1)上的发光层(2c)、设置在发光层(2c)上且小于第一主面(M1)的第一电极(2e)、及设置在与第一主面(M1)不同的第二主面(M2)上的第二电极(2g)；第一引脚部(4)，具有接合第一电极(2e)的区域中的小于第一主面(M1)的接合区域(R1)、和形成在与接合区域(R1)邻接的外周区域(R2)上的第一槽部(4b)，第一电极(2e)利用接合构件(3)与接合区域(R1)接合，第一引脚部(4)电连接在第一电极(2e)上；以及第二引脚部，利用连接构件电连接在第二电极(2g)上。
-
公开(公告)号：CN112951732B
公开(公告)日：2024-09-27
申请号：CN202010944761.8
申请日：2020-09-10
IPC: H01L21/607
Abstract: 提供能够抑制被接合部与线之间的接合不良的产生的引线接合装置。实施方式的引线接合装置是通过在使线被按压于被接合部的状态下产生超声波振动，从而使所述线与所述被接合部接合的引线接合装置，具备使线与被接合部接触并施加负载的接合工具、产生超声波振动的超声波变幅杆、连续地检测从所述接合工具向所述被接合部施加的负载的负载传感器、以及控制所述接合工具及所述超声波变幅杆的动作的控制部。所述控制部对从所述线与所述被接合部接触起至产生所述超声波振动之间由所述负载传感器输出的所述负载的数据进行分析，并基于分析结果，控制所述接合工具以及所述超声波变幅杆的动作。
-
公开(公告)号：CN110943067B
公开(公告)日：2023-12-05
申请号：CN201910221859.8
申请日：2019-03-22
IPC: H01L23/498 , H01L23/31 , H01L23/48 , H01L21/56
Abstract: 本发明提供半导体装置及其制造方法。半导体装置具备：绝缘层；导电部件，设于所述绝缘层内；芯片，配置于所述绝缘层的第一面上，并连接于所述导电部件；以及电极，经由电阻率比所述导电部件的电阻率高的阻挡层连接于所述导电部件，且至少一部分从所述绝缘层的第二面突出。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.031 seconds)
