-
公开(公告)号：CN110289249A
公开(公告)日：2019-09-27
申请号：CN201810847573.6
申请日：2018-07-27
Applicant: 东芝存储器株式会社
IPC: H01L23/535 , H01L25/04
Abstract: 实施方式提供一种能够兼顾整体的薄化与线接合性的提高的半导体装置。在实施方式的半导体装置中，多个第1半导体芯片各自具有：第1端部，越靠下段的第1半导体芯片比上段的第1半导体芯片更朝第1方向突出而形成；以及第1电极垫，设置在第1端部，且接合着第1金属线。多个第2半导体芯片各自具有：第2端部，越靠下段的第2半导体芯片比上段的第2半导体芯片更朝第2方向突出；以及第2电极垫，设置在第2端部，且接合着第2金属线。第3半导体芯片具有：第1部分，重叠在第1芯片群之上；第2部分，比第1芯片群及第2芯片群更朝第2方向突出，且比第1部分厚；以及第3电极垫，设置在第2部分，且接合着第3金属线。
Search Results
1
records
(took 0.021 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
