公开(公告)号：CN102414818B

公开(公告)日：2013-03-20

申请号：CN201080018113.4

申请日：2010-04-28

Applicant: 松下电器产业株式会社

Inventor： 安达和广 ,  楠本修 ,  内田正雄 ,  桥本浩一 ,  风间俊

IPC: H01L27/04 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7805 ,  H01L29/7827 ,  H01L29/7828 ,  H03K17/145

Abstract: 本发明提供一种半导体元件、半导体装置及电力变换器。本发明的包括MISFET的半导体元件(100)具有经由沟道外延层(50)的反向二极管的特性。半导体元件(100)具备第1导电型的碳化硅半导体基板(10)、第1导电型的半导体层(20)、第2导电型的体区域(30)、第1导电型的源极区域(40)、与体区域相接形成的沟道外延层(50)、源极电极(45)、栅极绝缘膜(60)、栅极电极(65)、漏极电极(70)。在向MISFET的栅极电极施加的电压比阈值电压小的情况下，作为从源极电极(45)经由沟道外延层(50)向漏极电极(70)流动电流的二极管发挥作用。该二极管的启动电压的绝对值比由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值小。

公开(公告)号：CN102473599A

公开(公告)日：2012-05-23

申请号：CN201180003211.5

申请日：2011-05-13

Applicant: 松下电器产业株式会社

Inventor： 林将志 ,  内田正雄 ,  高桥邦方

IPC: H01L21/02 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/872

CPC classification number: H01L29/7813 ,  H01L21/0475 ,  H01L27/0207 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0657 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/7828 ,  H01L29/808 ,  H01L29/8613 ,  H01L29/872

Abstract: 本发明提供一种半导体芯片及其制造方法。本发明的半导体芯片是具备具有机械物性的各向异性的六方晶系的半导体层的半导体装置，从垂直于半导体芯片(21)的方向看时，半导体芯片(21)具有四角形的形状，该四角形具有第1边(1A)、和与第1边(1A)正交的第2边(1B)，第1边(1A)延伸的方向的热变形量和第2边(1B)延伸的方向的热变形量实质上相等。

公开(公告)号：CN101689565A

公开(公告)日：2010-03-31

申请号：CN200980000533.7

申请日：2009-05-11

Applicant: 松下电器产业株式会社

Inventor： 内田正雄 ,  宇都宫和哉 ,  桥本浩一

IPC: H01L29/78 ,  H01L21/338 ,  H01L29/12 ,  H01L29/812

CPC classification number: H01L29/812 ,  H01L23/544 ,  H01L29/045 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7828 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供采用裁切半导体基板(11)形成的半导体元件，各单元(10)具备：形成在裁切半导体基板(11)的表面上的第1半导体层(12)；形成在第1半导体层(12)上、具有露出第1导电区域(15)以及第2导电区域(14)的至少一部分的开口部(16e)的第2半导体层(16)；位于第2半导体层(16)的开口部(16e)、具有与第1导电区域(15)以及第2导电区域(14)接触的导电面(19s)的第1导电体(19)；以及形成在第2半导体层(16)上、具有与第2半导体层(16)的开口部(16s)对应的开口部(18e)的第2导电体(17)，在与裁切半导体基板(11)表面平行的面中，沿着裁切方向的第2半导体层(16)和第2导电体(18)的长度差的绝对值大于沿着与裁切方向垂直的方向的第2半导体层(16)和第2导电体(18)的长度差的绝对值。

公开(公告)号：CN100353498C

公开(公告)日：2007-12-05

申请号：CN03801527.7

申请日：2003-07-09

Applicant: 松下电器产业株式会社

Inventor： 楠本修 ,  北畠真 ,  高桥邦方 ,  山下贤哉 ,  宫永良子 ,  内田正雄

IPC: H01L21/28

CPC classification number: H01L29/7813 ,  H01L21/0485 ,  H01L21/8213 ,  H01L27/0605 ,  H01L27/0629 ,  H01L29/1029 ,  H01L29/105 ,  H01L29/1608 ,  H01L29/365 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7725 ,  H01L29/7828 ,  H01L29/7838 ,  H01L29/812 ,  H01L29/872 ,  Y10S438/931

Abstract: 蓄积型MISFET具备：在上述SiC衬底(101)上以外延方式生长的高电阻SiC层(102)；阱区(103)；具有在阱区(103)的表面区域上形成的多重δ掺杂层的n型蓄积沟道层(104)；接触区(105)；栅绝缘膜(108)；以及栅电极(110)。蓄积沟道层(104)为交替地层叠了非掺杂层(104b)和能进行由量子效应引起的朝向非掺杂层(104b)的载流子的渗透的δ掺杂层(104a)的结构。此外，设置了侵入到蓄积沟道层(104)和接触区(105)内以便与接触区(105)直接接触的源电极(111)。由此，不需要由离子注入形成的源区，减少了制造成本。

公开(公告)号：CN1914786A

公开(公告)日：2007-02-14

申请号：CN200580003618.2

申请日：2005-08-26

Applicant: 松下电器产业株式会社

Inventor： 北畠真 ,  楠本修 ,  内田正雄 ,  高桥邦方 ,  山下贤哉 ,  宫永良子 ,  桥本浩一

IPC: H02M1/08 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/095

CPC classification number: H02M7/538 ,  H01L21/8213 ,  H01L21/8252 ,  H01L24/73 ,  H01L27/0605 ,  H01L27/0727 ,  H01L2224/0603 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/12032 ,  H01L2924/13055 ,  H01L2924/13062 ,  H01L2924/13063 ,  H01L2924/13091 ,  H01L2924/14 ,  H02M7/003 ,  H03K17/063 ,  H03K17/6871 ,  Y02B70/1483 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明的半导体装置(29)包括：两个电平移动开关(28A、28B)，具有第一电极、第二电极、控制电极和信号输出电极，同时具有第一半导体区域，该第一半导体区域构成为：介于所述第一电极与所述信号输出电极之间、根据向所述控制电极的输入信号导通或者非导通的晶体管元件部(28a、28b)；介于所述信号输出电极与所述第二电极之间的电阻元件部(Ra、Rb)，所述第一半导体区域由宽禁带半导体构成；和二极管(23)，具有阴极侧电极、阳极侧电极和第二半导体区域，所述第二半导体区域由宽禁带半导体构成。

公开(公告)号：CN1599961A

公开(公告)日：2005-03-23

申请号：CN02823980.6

申请日：2002-11-27

Applicant: 松下电器产业株式会社

Inventor： 山下贤哉 ,  北畠真 ,  高桥邦方 ,  楠本修 ,  内田正雄 ,  宫永良子

IPC: H01L29/78 ,  H01L21/316 ,  H01L21/336

CPC classification number: H01L21/28185 ,  H01L21/049 ,  H01L21/28202 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7838

Abstract: 通过在800℃以上1400℃以下的温度下、在1.4×102Pa以下的氧气气氛下，对SiC基板(1)上部进行氧化，形成厚度在20nm以下的热氧化膜，即第一绝缘膜(2)。进行退火之后，通过CVD法，在其上形成厚度为5nm程度的氮化膜，即作为第一覆盖层(3)。接着，通过CVD法，在其上形成厚度为130nm程度的沉积氧化膜，即第二绝缘膜(4)。在其上，再形成厚度为10nm程度的氮化膜，即第二覆盖层(5)。通过形成由以上的第一绝缘膜(2)至第二覆盖层(5)构成的栅绝缘膜(6)，可以获得低损耗且高可靠性的半导体装置。

公开(公告)号：CN1592950A

公开(公告)日：2005-03-09

申请号：CN03801527.7

申请日：2003-07-09

Applicant: 松下电器产业株式会社

Inventor： 楠本修 ,  北畠真 ,  高桥邦方 ,  山下贤哉 ,  宫永良子 ,  内田正雄

IPC: H01L21/28

CPC classification number: H01L29/7813 ,  H01L21/0485 ,  H01L21/8213 ,  H01L27/0605 ,  H01L27/0629 ,  H01L29/1029 ,  H01L29/105 ,  H01L29/1608 ,  H01L29/365 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7725 ,  H01L29/7828 ,  H01L29/7838 ,  H01L29/812 ,  H01L29/872 ,  Y10S438/931

Abstract: 蓄积型MISFET具备：在上述SiC衬底(101)上以外延方式生长的高电阻SiC层(102)；阱区(103)；具有在阱区(103)的表面区域上形成的多重δ掺杂层的n型蓄积沟道层(104)；接触区(105)；栅绝缘膜(108)；以及栅电极(110)。蓄积沟道层(104)为交替地层叠了非掺杂层(104b)和能进行由量子效应引起的朝向非掺杂层(104b)的载流子的渗透的δ掺杂层(104a)的结构。此外，设置了侵入到蓄积沟道层(104)和接触区(105)内以便与接触区(105)直接接触的源电极(111)。由此，不需要由离子注入形成的源区，减少了制造成本。

公开(公告)号：CN1572025A

公开(公告)日：2005-01-26

申请号：CN03801341.X

申请日：2003-06-13

Applicant: 松下电器产业株式会社

Inventor： 北畠真 ,  楠本修 ,  内田正雄 ,  高桥邦方 ,  山下贤哉

IPC: H01L25/07 ,  H01L25/18 ,  H01L29/78

CPC classification number: H01L23/49562 ,  H01L23/49575 ,  H01L23/62 ,  H01L24/37 ,  H01L24/40 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/072 ,  H01L29/0653 ,  H01L29/1608 ,  H01L29/7806 ,  H01L29/7828 ,  H01L29/7838 ,  H01L2224/0603 ,  H01L2224/371 ,  H01L2224/40137 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/4813 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/4903 ,  H01L2224/49113 ,  H01L2224/84205 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/12042 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13062 ,  H01L2924/13063 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/2076 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供一种半导体器件(半导体模块)及其制造方法。半导体模块具备在SiC衬底上、能够个别地工作的区段1(半导体元件)。区段1具备：设置在SiC衬底主面侧上源电极焊接区2及栅电极焊接区3和设置在SiC衬底的背面侧上的漏电极焊接区。具备用于使相邻接的区段1彼此之间电隔离的沟槽、肖特基二极管等元件隔离区。仅仅将经检查确认是合格品的区段1的电极焊接区2、3连接在电极端子41、43上。

公开(公告)号：CN1173411C

公开(公告)日：2004-10-27

申请号：CN01803862.X

申请日：2001-09-07

Applicant: 松下电器产业株式会社

Inventor： 北畠真 ,  横川俊哉 ,  楠本修 ,  内田正雄 ,  高桥邦方 ,  山下贤哉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7395 ,  H01L29/1608 ,  H01L29/365 ,  H01L29/66068 ,  H01L29/7391 ,  H01L29/7828

Abstract: 一种DMOS器件(或者IGBT)，它包括：SiC衬底(2)、形成在外延层内的n-SiC层(3)(漂移区)、栅极绝缘膜(6)和栅电极(7a)、将栅电极(7a)包围起来的源电极7b、形成在SiC衬底2下面的漏电极(7c)、p-SiC层(4)、以及从源电极(7b)端部下方到栅电极(7a)端部下方的n+SiC层(5)。外延层的表面部分中除形成有n+SiC层(5)的区域里，叠层形成了含高浓度氮的n型掺杂层(10a)和非掺杂层(10b)。利用量子效果，降低了导通电阻，提高了截止时的耐压。

公开(公告)号：CN1146002C

公开(公告)日：2004-04-14

申请号：CN00105457.0

申请日：1995-10-05

Applicant: 松下电器产业株式会社

Inventor： 田中博由 ,  小寺宏一 ,  内田正雄

IPC: H01J1/30 ,  H01J31/12 ,  H01J9/02

CPC classification number: B82Y10/00 ,  H01J1/3042 ,  H01J9/025 ,  H01J2201/30403 ,  H01J2201/30457 ,  H01J2329/00

Abstract: 一种电子发射阴极包括：一个导电膜；形成在该导电膜上的一个n型半导体膜；形成在该n型半导体膜上的多个岛状p型半导体膜，及与导电膜对置的一个阳极并在这两者之间设有真空，其中利用在阳极及该多个p型半导体膜之间施加一电压使电子发射。