公开(公告)号：CN1183640A

公开(公告)日：1998-06-03

申请号：CN97121941.9

申请日：1997-11-21

Applicant: 日本电气株式会社

Inventor： 山田义明

IPC: H01L21/66

CPC classification number: H01L22/14 ,  H01L22/12 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种在金属膜形成后及在金属膜加工图形前立即测试半导体器件而不损坏基片的方法。它先将基片分为产品区及测试图形区。再在基片上形成绝缘膜。再后,在绝缘膜内及在产品区和测试图形区上形成窗孔。接着,在窗孔内及在绝缘膜上形成金属膜。最后对金属膜进行图形加工形成布线图形。对测试图形区的窗孔中金属膜的形成状态作真实测试。检查是否存在空洞。以此结果,估价产品区内窗孔中金属膜的形成状态。

公开(公告)号：CN1209646A

公开(公告)日：1999-03-03

申请号：CN98117626.7

申请日：1998-08-24

Applicant: 日本电气株式会社

Inventor： 山田义明 ,  松原义久 ,  石上隆司

IPC: H01L21/3205

CPC classification number: H01L29/665 ,  H01L21/28052 ,  H01L21/28562 ,  H01L29/456 ,  H01L29/4933 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置的制造方法是在硅衬底上形成的半导体元件的规定区域内形成高熔点金属的硅化物层的半导体装置的制造方法中,防止硅化反应的阻碍,合适地形成膜厚较薄阻抗较低的硅化物层。该方法在钛膜107上形成膜应力在1×1010dyne/cm2以下的氮化钛膜108,由之后的热处理形成钛硅化物层109。氮化钛膜108中的氮原子数量在钛的30%以上80%以下。

公开(公告)号：CN1106043C

公开(公告)日：2003-04-16

申请号：CN98100991.3

申请日：1998-03-31

Applicant: 日本电气株式会社

Inventor： 横山孝司 ,  山田义明 ,  岸本光司

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/31 ,  H01L21/314

CPC classification number: H01L21/02131 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/02362 ,  H01L21/31629 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76837 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种对布线上的等离子体SiOF氧化层有良好键合性能并对掩埋布线间隔部位有良好掩埋性能的半导体器件。它在半导体衬底上淀积形成一层要作布线基底的金属层，在金属层上淀积形成一层难熔金属或其化合物的抗反射层，并在抗反射层上淀积形成一层绝缘层。之后，加工绝缘层图形并用其作掩膜刻蚀抗反射层和金属层加工布线图形并在布线上留有抗反射层和绝缘层。再将加工成图形的布线连同抗反射层和绝缘层一起掩埋入SiOF层。

公开(公告)号：CN1096705C

公开(公告)日：2002-12-18

申请号：CN98117626.7

申请日：1998-08-24

Applicant: 日本电气株式会社

Inventor： 山田义明 ,  松原义久 ,  石上隆司

IPC: H01L21/3205

CPC classification number: H01L29/665 ,  H01L21/28052 ,  H01L21/28562 ,  H01L29/456 ,  H01L29/4933 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置的制造方法是在硅衬底上形成的半导体元件的规定区域内形成高熔点金属的硅化物层的半导体装置的制造方法中，防止硅化反应的阻碍，合适地形成膜厚较薄阻抗较低的硅化物层。该方法在钛膜107上形成膜应力在1×1010dyne/cm2以下的氮化钛膜108，由之后的热处理形成钛硅化物层109。氮化钛膜108中的氮原子数量在钛的30%以上80%以下。

公开(公告)号：CN1204154A

公开(公告)日：1999-01-06

申请号：CN98101343.0

申请日：1998-04-08

Applicant: 日本电气株式会社

Inventor： 山田义明

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L23/5283 ,  H01L23/53223 ,  H01L23/53233 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种具有多层互连结构的半导体器件,其包括由具有前锥形状的主布线金属组成的布线图形,和在主布线金属的侧表面上所形成的高熔点金属的辅布线金属。布线图形整体具有的宽度基本上等于主布线金属底端的宽度。在淀积硅氧化膜以后,可在硅氧化膜上形成通孔。在其底端上的通孔的宽度分别大于和小于主布线金属的上表面和下表面的宽度。

公开(公告)号：CN1198014A

公开(公告)日：1998-11-04

申请号：CN98100991.3

申请日：1998-03-31

Applicant: 日本电气株式会社

Inventor： 横山孝司 ,  山田义明 ,  岸本光司

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/31 ,  H01L21/314

CPC classification number: H01L21/02131 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/02362 ,  H01L21/31629 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76837 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种对布线上的等离子体SiOF氧化层有良好键合性能并对掩埋布线间隔部位有良好掩埋性能的半导体器件。它在半导体衬底上淀积形成一层要作布线基底的金属层,在金属层上淀积形成一层难熔金属或其化合物的抗反射层,并在抗反射层上淀积形成一层绝缘层。之后,加工绝缘层图形并用其作掩膜刻蚀抗反射层和金属层加工布线图形并在布线上留有抗反射层和绝缘层。再将加工成图形的布线连同抗反射层和绝缘层一起掩埋入SiOF层。

公开(公告)号：CN1214534A

公开(公告)日：1999-04-21

申请号：CN98120147.4

申请日：1998-10-09

Applicant: 日本电气株式会社

Inventor： 松原义久 ,  石上隆史 ,  山田义明 ,  绵贯真一

IPC: H01L21/28 ,  H01L21/3205

CPC classification number: H01L29/665 ,  H01L21/28052 ,  H01L21/28518

Abstract: 本发明提供了一种半导体器件制造方法,在一个硅区上形成一第一难熔金属薄膜。在其上形成第二难熔金属薄膜。第二难熔金属薄膜含有与第一难熔金属薄膜相同的难熔金属以及氮元素。第一和第二难熔金属薄膜在不含氮的保护气中被热处理,从而在硅区与第一难熔金属薄膜之间的界面上发生硅化反应而形成一个难熔金属硅化物层。对第二难熔金属薄膜的应力值进行设置,使其在硅化反应期间难熔金属硅化物层所发生的塑性变形不影响。

公开(公告)号：CN1198015A

公开(公告)日：1998-11-04

申请号：CN98101625.1

申请日：1998-04-22

Applicant: 日本电气株式会社

Inventor： 横山孝司 ,  山田义明 ,  岸本光司

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76837 ,  H01L21/31629 ,  H01L21/76801 ,  H01L21/76819

Abstract: 一种多层互连结构,包括:形成于半导体衬底上的互连接层;用于掩埋互连层之间的区域的掺氟氧化膜;及形成于掺氟氧化膜上的氧化膜,该氧化膜有平面化的表面,且不含氟。还公开了一种形成多层互连结构的方法。

公开(公告)号：CN1195712A

公开(公告)日：1998-10-14

申请号：CN97109399.7

申请日：1997-11-20

Applicant: 日本电气株式会社

Inventor： 山田义明

IPC: C23C14/34

CPC classification number: C23C14/225 ,  C23C14/046 ,  C23C14/505

Abstract: 衬底放入溅射室内,使衬底表面基本上垂直于从溅射靶释放出的大多数离子的方向。穿过衬底中心并垂直于衬底的线穿过靶的中心。在使衬底的中心与靶的中心之间的距离小于惰性气体分子的平均自由行程的条件下调节溅射室内压力。衬底中心与靶中心之间的距离大于衬底直径。衬底绕垂直于衬底表面的轴旋转。