-
公开(公告)号：CN1450636A
公开(公告)日：2003-10-22
申请号：CN03106674.7
申请日：2003-02-27
Applicant: 日本电气株式会社
IPC: H01L23/52 , H01L21/768 , H01L21/3205
CPC classification number: H01L23/528 , H01L21/76838 , H01L21/76877 , H01L23/53228 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件中的布线结构，包括具有第一布线宽度(W1)的第一布线(11)，和形成在形成第一布线的层的同一层中、并且具有大于第一布线宽度(W1)的第二布线宽度(W2)的第二布线(12)的布线结构。第二布线(12)电连接到第一布线(11)。第一和第二布线(11，12)都是由铜或主要含铜的合金构成的。第一和第二布线(11，12)具有彼此相同的厚度。第二布线(12)的面积与第一布线(11)的面积的比率是N∶1，其中N等于或大于2,000和等于或小于200,000,000(2,000≤N≤200,000,000)。
-
公开(公告)号：CN1114943C
公开(公告)日：2003-07-16
申请号：CN99125526.7
申请日：1999-12-02
Applicant: 日本电气株式会社
Inventor： 松原义久
IPC: H01L21/768 , H01L21/28 , H01L21/311
CPC classification number: H01L21/0276 , H01L21/76801 , H01L21/76804 , H01L21/76832 , H01L21/76838 , H01L23/53228 , H01L23/5329 , H01L23/53295 , H01L24/05 , H01L2224/04042 , H01L2224/05556 , H01L2224/45144 , H01L2224/48453 , H01L2224/48463 , H01L2924/12042 , H01L2924/14 , H01L2924/3011 , H01L2924/00
Abstract: 在本发明中，在此公开一种半导体器件，其铜互连层形成多级结构；其特征在于至少一个位于铜互连层之间的层间膜具有层状结构，其中按照次序从下层铜互连层一侧叠放一含氟的无定形碳膜与一SiO2膜；一层状结构，其中按次序叠放氮化硅，然后叠放氮氧化硅或碳化硅；或者包括单氮化硅层的的一种结构。这种层间膜作为防反射涂层。
-
公开(公告)号：CN1256512A
公开(公告)日：2000-06-14
申请号：CN99125526.7
申请日：1999-12-02
Applicant: 日本电气株式会社
Inventor： 松原义久
IPC: H01L21/768 , H01L21/28 , H01L21/311
CPC classification number: H01L21/0276 , H01L21/76801 , H01L21/76804 , H01L21/76832 , H01L21/76838 , H01L23/53228 , H01L23/5329 , H01L23/53295 , H01L24/05 , H01L2224/04042 , H01L2224/05556 , H01L2224/45144 , H01L2224/48453 , H01L2224/48463 , H01L2924/12042 , H01L2924/14 , H01L2924/3011 , H01L2924/00
Abstract: 在本发明中,在此公开一种半导体器件,其铜互连层形成多级结构;其特征在于至少一个位于铜互连层之间的层间膜具有层状结构,其中按照次序从下层铜互连层一侧叠放一含氟的无定形碳膜与一SiO2膜;一层状结构,其中按次序叠放氮化硅,然后叠放氮氧化硅或碳化硅;或者包括单氮化硅层的一种结构。这种层间膜作为防反射涂层。
-
公开(公告)号：CN1233854A
公开(公告)日：1999-11-03
申请号：CN99106126.8
申请日：1999-04-28
Applicant: 日本电气株式会社
Inventor： 松原义久
IPC: H01L21/768 , H01L21/28
CPC classification number: H01L21/76838 , H01L23/53238 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种形成铜配线的方法,其中在非氧化气氛下基片被冷却至160摄氏度以下后把具有铜配线的基片暴露在大气中。通常是将基片暴露于相对较高的温度下,这使得基片上配线间的电阻更高阻碍了高度集成化。按照本发明,由于将基片暴露在相对较低的温度下从而可减少上述电阻值以实现高度集成化。
-
公开(公告)号：CN1214534A
公开(公告)日：1999-04-21
申请号：CN98120147.4
申请日：1998-10-09
Applicant: 日本电气株式会社
IPC: H01L21/28 , H01L21/3205
CPC classification number: H01L29/665 , H01L21/28052 , H01L21/28518
Abstract: 本发明提供了一种半导体器件制造方法,在一个硅区上形成一第一难熔金属薄膜。在其上形成第二难熔金属薄膜。第二难熔金属薄膜含有与第一难熔金属薄膜相同的难熔金属以及氮元素。第一和第二难熔金属薄膜在不含氮的保护气中被热处理,从而在硅区与第一难熔金属薄膜之间的界面上发生硅化反应而形成一个难熔金属硅化物层。对第二难熔金属薄膜的应力值进行设置,使其在硅化反应期间难熔金属硅化物层所发生的塑性变形不影响。
-
Patent Agency Ranking
公开(公告)号：CN1144279C
公开(公告)日：2004-03-31
申请号：CN99106126.8
申请日：1999-04-28
Applicant: 日本电气株式会社
Inventor： 松原义久
IPC: H01L21/768 , H01L21/28
CPC classification number: H01L21/76838 , H01L23/53238 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种形成铜配线的方法，其中在非氧化气氛下基片被冷却至160摄氏度以下后把具有铜配线的基片暴露在大气中。通常是将基片暴露于相对较高的温度下，这使得基片上配线间的电阻更高，阻碍了高度集成化。按照本发明，由于将基片暴露在相对较低的温度下从而可减少上述电阻值以实现高度集成化。
-
公开(公告)号：CN1209646A
公开(公告)日：1999-03-03
申请号：CN98117626.7
申请日：1998-08-24
Applicant: 日本电气株式会社
IPC: H01L21/3205
CPC classification number: H01L29/665 , H01L21/28052 , H01L21/28562 , H01L29/456 , H01L29/4933 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体装置的制造方法是在硅衬底上形成的半导体元件的规定区域内形成高熔点金属的硅化物层的半导体装置的制造方法中,防止硅化反应的阻碍,合适地形成膜厚较薄阻抗较低的硅化物层。该方法在钛膜107上形成膜应力在1×1010dyne/cm2以下的氮化钛膜108,由之后的热处理形成钛硅化物层109。氮化钛膜108中的氮原子数量在钛的30%以上80%以下。
-
公开(公告)号：CN1115725C
公开(公告)日：2003-07-23
申请号：CN99106081.4
申请日：1999-04-30
Applicant: 日本电气株式会社
Inventor： 松原义久
IPC: H01L21/768 , H01L21/28
CPC classification number: H01L21/76838 , H01L23/5226 , H01L2924/0002 , H01L2924/00
Abstract: 形成多级铜互连结构的方法包括以下步骤：利用光刻胶掩模腐蚀层间介质膜，形成暴露铜互连的开口；在低于150℃的衬底温度和不高于0.7W/cm2的RF功率条件下，利用等离子灰化去掉光刻胶掩模。该等离子灰化防止了在铜互连的表面上形成氧化铜膜，所以减小了通孔芯柱与铜互连间的接触电阻。
-
公开(公告)号：CN1096705C
公开(公告)日：2002-12-18
申请号：CN98117626.7
申请日：1998-08-24
Applicant: 日本电气株式会社
IPC: H01L21/3205
CPC classification number: H01L29/665 , H01L21/28052 , H01L21/28562 , H01L29/456 , H01L29/4933 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体装置的制造方法是在硅衬底上形成的半导体元件的规定区域内形成高熔点金属的硅化物层的半导体装置的制造方法中，防止硅化反应的阻碍，合适地形成膜厚较薄阻抗较低的硅化物层。该方法在钛膜107上形成膜应力在1×1010dyne/cm2以下的氮化钛膜108，由之后的热处理形成钛硅化物层109。氮化钛膜108中的氮原子数量在钛的30%以上80%以下。
-
公开(公告)号：CN1233853A
公开(公告)日：1999-11-03
申请号：CN99106081.4
申请日：1999-04-30
Applicant: 日本电气株式会社
Inventor： 松原义久
IPC: H01L21/768 , H01L21/28
CPC classification number: H01L21/76838 , H01L23/5226 , H01L2924/0002 , H01L2924/00
Abstract: 形成多级铜互连结构的方法包括以下步骤:利用光刻胶掩模腐蚀层间介质膜,形成暴露铜互连的开口;在低于150℃的衬底温度和不高于0.7W/cm2的RF功率条件下,利用等离子灰化去掉光刻胶掩模。该等离子灰化防止了在铜互连的表面上形成氧化铜膜,所以减小了通孔芯柱与铜互连间的接触电阻。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.017 seconds)
