公开(公告)号：CN104167360A

公开(公告)日：2014-11-26

申请号：CN201310186628.0

申请日：2013-05-16

Applicant: 无锡华润上华半导体有限公司

Inventor： 章舒 ,  韩广涛 ,  孙贵鹏

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7816 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/0274 ,  H01L21/28035 ,  H01L21/426 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7835 ,  H01L21/265

Abstract: 本发明公开了一种横向扩散金属氧化物半导体器件的制造方法，包括下列步骤：在晶圆的衬底上生长氧化层；在晶圆表面涂覆光刻胶；使用第一光刻掩模版进行光刻，显影后露出第一注入窗口；通过第一注入窗口进行离子注入，在衬底内形成漂移区；去胶后再次于晶圆表面涂覆一层光刻胶；使用漂移区氧化层光刻掩模版进行光刻；对氧化层进行刻蚀，形成漂移区氧化层。本发明还涉及一种横向扩散金属氧化物半导体器件。本发明先生长漂移区氧化层，再进行漂移区注入。避免了热生长漂移区氧化层引起的漂移区注入离子的横扩区域浓度淡、导通电阻较高的问题，直接将较高浓度的离子注入到该区域，有效地降低了导通电阻。

公开(公告)号：CN102044456A

公开(公告)日：2011-05-04

申请号：CN200910205811.4

申请日：2009-10-14

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 章舒

IPC: H01L21/60 ,  H01L21/768 ,  H01L23/485 ,  H01L23/532

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体结构的制造方法及半导体结构，该方法包括步骤：提供半导体基底；在所述半导体基底上形成金属导线；在所述金属导线上形成缓冲层，所述缓冲层含有N型杂质离子；在所述缓冲层上形成钝化层。本发明解决电荷在金属导线中积累的问题。

公开(公告)号：CN104167360B

公开(公告)日：2017-05-31

申请号：CN201310186628.0

申请日：2013-05-16

Applicant: 无锡华润上华半导体有限公司

Inventor： 章舒 ,  韩广涛 ,  孙贵鹏

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7816 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/0274 ,  H01L21/28035 ,  H01L21/426 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7835

Abstract: 本发明公开了一种横向扩散金属氧化物半导体器件的制造方法，包括下列步骤：在晶圆的衬底上生长氧化层；在晶圆表面涂覆光刻胶；使用第一光刻掩模版进行光刻，显影后露出第一注入窗口；通过第一注入窗口进行离子注入，在衬底内形成漂移区；去胶后再次于晶圆表面涂覆一层光刻胶；使用漂移区氧化层光刻掩模版进行光刻；对氧化层进行刻蚀，形成漂移区氧化层。本发明还涉及一种横向扩散金属氧化物半导体器件。本发明先生长漂移区氧化层，再进行漂移区注入。避免了热生长漂移区氧化层引起的漂移区注入离子的横扩区域浓度淡、导通电阻较高的问题，直接将较高浓度的离子注入到该区域，有效地降低了导通电阻。

公开(公告)号：CN103390647A

公开(公告)日：2013-11-13

申请号：CN201210142749.0

申请日：2012-05-10

Applicant: 无锡华润上华半导体有限公司

Inventor： 章舒 ,  何延强 ,  罗泽煌 ,  吴孝嘉

IPC: H01L29/78 ,  H01L29/49

CPC classification number: H01L29/7816 ,  H01L23/4824 ,  H01L24/02 ,  H01L24/05 ,  H01L24/06 ,  H01L24/07 ,  H01L24/08 ,  H01L24/09 ,  H01L29/7835 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明公开了一种功率MOS器件结构，包括多个LDMOS基本单元和多个焊接垫；所述多个LDMOS基本单元并联，并与所述多个焊接垫通过金属电连接，以引出所述多个LDMOS基本单元的栅端、源端、漏端及衬底；其中，所述多个焊接垫正下方设有LDMOS基本单元；所述多个焊接垫包括厚度为3.5um至4.5um、线宽为1.5um至2.5um的单层金属。本发明将功率MOS器件中焊接垫以下的芯片面积充分利用，在不增加芯片总面积的前提下，增加了并联LDMOS基本单元的数量，可有效降低导通电阻。

公开(公告)号：CN102087994B

公开(公告)日：2013-08-14

申请号：CN200910252940.9

申请日：2009-12-04

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 章舒

IPC: H01L21/768

Abstract: 一种接触孔的填充方法，包括：提供带有接触孔的半导体衬底；第一填充阶段，采用溅射工艺，将导电介质部分填充所述接触孔，所述第一填充阶段中的溅射温度大于400℃；第二填充阶段，采用溅射工艺，将导电介质填充满所述接触孔，所述第二填充阶段中的溅射温度大于400℃。本发明能在高温下对接触孔进行填充，提高导电介质的流动性，实现完全填满整个接触孔。

公开(公告)号：CN102593040A

公开(公告)日：2012-07-18

申请号：CN201210075340.1

申请日：2012-03-21

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  罗泽煌 ,  章舒 ,  许剑 ,  何延强 ,  何敏

IPC: H01L21/762

CPC classification number: H01L21/76202

Abstract: 本发明公开了一种LOCOS多层氧化层的集成制作方法，该方法在下层芯片结构上制作衬垫；在所述衬垫上定义第一种厚度氧化层区域，并在所述第一种厚度氧化层区域开口，进行第一次氧化生长；然后，定义第二种厚度氧化层区域，并开口，进行第二次氧化生长，从而形成不同厚度的氧化层；最后去除衬垫，进行湿法回刻以调整鸟嘴，完成多层氧化层的制作。该LOCOS多层氧化层的集成制作方法采用LOCOS工艺，通过对多层氧化层的工艺进行集成，可以优化多层氧化层厚度比例和湿法回刻，解决了多种厚度的氧化层同时存在时的鸟嘴问题，实现了更低的成本和更短的制作周期。

公开(公告)号：CN102044456B

公开(公告)日：2012-01-11

申请号：CN200910205811.4

申请日：2009-10-14

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 章舒

IPC: H01L21/60 ,  H01L21/768 ,  H01L23/485 ,  H01L23/532

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体结构的制造方法及半导体结构，该方法包括步骤：提供半导体基底；在所述半导体基底上形成金属导线；在所述金属导线上形成缓冲层，所述缓冲层含有N型杂质离子；在所述缓冲层上形成钝化层。本发明解决电荷在金属导线中积累的问题。

公开(公告)号：CN102087994A

公开(公告)日：2011-06-08

申请号：CN200910252940.9

申请日：2009-12-04

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 章舒

IPC: H01L21/768

Abstract: 一种接触孔的填充方法，包括：提供带有接触孔的半导体衬底；第一填充阶段，采用溅射工艺，将导电介质部分填充所述接触孔，所述第一填充阶段中的溅射温度大于400℃；第二填充阶段，采用溅射工艺，将导电介质填充满所述接触孔，所述第二填充阶段中的溅射温度大于400℃。本发明能在高温下对接触孔进行填充，提高导电介质的流动性，实现完全填满整个接触孔。

公开(公告)号：CN103050398B

公开(公告)日：2016-01-20

申请号：CN201110311498.X

申请日：2011-10-14

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  房世林 ,  罗泽煌 ,  陈正培 ,  章舒

IPC: H01L21/3205 ,  H01L21/3213 ,  H01L21/768

CPC classification number: H01L21/7685 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/76837 ,  H01L21/76838 ,  H01L24/03

Abstract: 一种半导体厚金属结构的制作方法，包括厚金属沉积步骤、金属图形化步骤以及钝化步骤，其中在厚金属沉积步骤中，采用Ti-TiN叠层结构作为抗反射层，实现4um金属腐蚀无残留。在金属图形化步骤中，采用N2进行侧壁保护，实现4um金属凹凸结构倾斜角度接近90度，并通过增加一步主过刻步骤，实现4um金属凹凸结构侧壁的光滑。采用半满的钝化填充结构，实现在4um金属厚度下的1.5um金属间隙有效钝化保护。最终实现线宽/间距1.5um/1.5um的4um厚金属结构的制作。

公开(公告)号：CN103050398A

公开(公告)日：2013-04-17

申请号：CN201110311498.X

申请日：2011-10-14

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  房世林 ,  罗泽煌 ,  陈正培 ,  章舒

IPC: H01L21/3205 ,  H01L21/3213 ,  H01L21/768

CPC classification number: H01L21/7685 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/76837 ,  H01L21/76838 ,  H01L24/03

Abstract: 一种半导体厚金属结构的制作方法，包括厚金属沉积步骤、金属图形化步骤以及钝化步骤，其中在厚金属沉积步骤中，采用Ti-TiN叠层结构作为抗反射层，实现4um金属腐蚀无残留。在金属图形化步骤中，采用N2进行侧壁保护，实现4um金属凹凸结构倾斜角度接近90度，并通过增加一步主过刻步骤，实现4um金属凹凸结构侧壁的光滑。采用半满的钝化填充结构，实现在4um金属厚度下的1.5um金属间隙有效钝化保护。最终实现线宽/间距1.5um/1.5um的4um厚金属结构的制作。