公开(公告)号：CN102737970A

公开(公告)日：2012-10-17

申请号：CN201110081949.5

申请日：2011-04-01

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 吴孝嘉 ,  房世林 ,  陈正培 ,  杨育明 ,  黄竹

IPC: H01L21/28 ,  H01L21/265 ,  H01L29/49 ,  H01L29/06

Abstract: 本发明实施例公开了一种半导体器件及其栅介质层制造方法，该方法包括：提供基底，所述基底包括埋层、外延层、有源区；以具有下沉区图案的光刻胶层为掩膜，在所述基底表面内形成下沉区，所述下沉区与所述基底的其它区域具有不同的掺杂状态；采用湿氧工艺在基底表面上形成介质氧化层，所述介质氧化层覆盖于下沉区的部分为电容介质层，覆盖于有源区的部分为栅介质层。本发明利用在杂质浓度不同的区域，热氧化速度也不同的原理，使形成的覆盖于下沉区的电容介质层厚度大于栅介质层的厚度，从而减少了一次定义栅介质层区域的光刻过程，进而简化了工艺流程，降低了工艺成本，工艺复杂度降低了，器件的生产速度必然得到了提高。

公开(公告)号：CN105336750A

公开(公告)日：2016-02-17

申请号：CN201410245860.1

申请日：2014-06-04

Applicant: 无锡华润上华半导体有限公司

Inventor： 胡守时 ,  陈永南 ,  房世林

IPC: H01L27/146

Abstract: 本发明公开一种半导体器件及其制作方法。所述方法包括：a)提供半导体衬底，所述半导体衬底上具有光电区和有源区；b)在所述光电区上依次形成至少覆盖所述光电区和所述有源区的第一介电层和第一多晶硅层；c)在所述第一多晶硅层上形成至少一层布线层，并对所述光电区的布线层进行图案化，直至露出所述第一多晶硅层，其中每层所述布线层包括层间介电层和位于所述层间介电层之上的具有互连图案的金属互连层，且所述金属互连层具有对应所述光电区的开口；以及d)对所述光电区的所述第一多晶硅层进行刻蚀，直至露出所述第一介电层。该方法能够保证最终形成在光电区上的介电层的厚度符合要求，提高半导体器件的性能。

公开(公告)号：CN102820332B

公开(公告)日：2016-04-27

申请号：CN201110151714.9

申请日：2011-06-08

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  房世林 ,  陈正培 ,  杨育明 ,  黄竹

IPC: H01L29/73 ,  H01L29/06 ,  H01L21/331 ,  H01L21/22 ,  H01L21/265

Abstract: 本发明提供一种与MOS管集成的垂直型双极结型晶体管及其制备方法，属于双极结型晶体管（Bipolar Junction Transistor，BJT）技术领域。该垂直型BJT中，其中所述MOS管和所述垂直型BJT形成于衬底的外延层上，所述垂直型BJT包括由上至下依次设置的发射区、基区、集电区以及第一埋层，其中，所述集电区和所述第一埋层通过所述衬底中的初始埋层向外延层扩散而一体化地形成。该垂直型BJT性能好，其制备方法过程简单、制备成本低、工艺周期短。

公开(公告)号：CN103187279B

公开(公告)日：2016-07-06

申请号：CN201110451716.X

申请日：2011-12-29

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  房世林 ,  罗泽煌 ,  陈正培 ,  章舒 ,  何延强

IPC: H01L21/336

CPC classification number: H01L21/823412 ,  H01L21/823456 ,  H01L21/8238 ,  H01L21/823807 ,  H01L21/82385 ,  H01L27/0922

Abstract: 本发明公开了一种半导体器件的制作方法。本发明涉及半导体制造领域，解决了现有技术中LDMOS漂移区氧化层边缘硅容易裸露导致LDMOS器件击穿的问题。本发明实施例提供的方案为：一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底包括LDMOS区和CMOS区；在所述半导体衬底上形成牺牲氧化层；去除所述牺牲氧化层；在经过牺牲氧化处理的所述半导体衬底上形成掩蔽层；利用所述掩蔽层作为掩膜，形成所述LDMOS的漂移区，然后在所述漂移区上方形成漂移区氧化层；去除所述掩蔽层。本发明实施例适用于BCD工艺等。

公开(公告)号：CN102737970B

公开(公告)日：2015-04-22

申请号：CN201110081949.5

申请日：2011-04-01

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 吴孝嘉 ,  房世林 ,  陈正培 ,  杨育明 ,  黄竹

IPC: H01L21/28 ,  H01L21/265 ,  H01L29/49 ,  H01L29/06

Abstract: 本发明实施例公开了一种半导体器件及其栅介质层制造方法，该方法包括：提供基底，所述基底包括埋层、外延层、有源区；以具有下沉区图案的光刻胶层为掩膜，在所述基底表面内形成下沉区，所述下沉区与所述基底的其它区域具有不同的掺杂状态；采用湿氧工艺在基底表面上形成介质氧化层，所述介质氧化层覆盖于下沉区的部分为电容介质层，覆盖于有源区的部分为栅介质层。本发明利用在杂质浓度不同的区域，热氧化速度也不同的原理，使形成的覆盖于下沉区的电容介质层厚度大于栅介质层的厚度，从而减少了一次定义栅介质层区域的光刻过程，进而简化了工艺流程，降低了工艺成本，工艺复杂度降低了，器件的生产速度必然得到了提高。

公开(公告)号：CN103187279A

公开(公告)日：2013-07-03

申请号：CN201110451716.X

申请日：2011-12-29

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  房世林 ,  罗泽煌 ,  陈正培 ,  章舒 ,  何延强

IPC: H01L21/336

CPC classification number: H01L21/823412 ,  H01L21/823456 ,  H01L21/8238 ,  H01L21/823807 ,  H01L21/82385 ,  H01L27/0922

Abstract: 本发明公开了一种半导体器件的制作方法。本发明涉及半导体制造领域，解决了现有技术中LDMOS漂移区氧化层边缘硅容易裸露导致LDMOS器件击穿的问题。本发明实施例提供的方案为：一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底包括LDMOS区和CMOS区；在所述半导体衬底上形成牺牲氧化层；去除所述牺牲氧化层；在经过牺牲氧化处理的所述半导体衬底上形成掩蔽层；利用所述掩蔽层作为掩膜，形成所述LDMOS的漂移区，然后在所述漂移区上方形成漂移区氧化层；去除所述掩蔽层。本发明实施例适用于BCD工艺等。

公开(公告)号：CN103050398B

公开(公告)日：2016-01-20

申请号：CN201110311498.X

申请日：2011-10-14

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  房世林 ,  罗泽煌 ,  陈正培 ,  章舒

IPC: H01L21/3205 ,  H01L21/3213 ,  H01L21/768

CPC classification number: H01L21/7685 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/76837 ,  H01L21/76838 ,  H01L24/03

Abstract: 一种半导体厚金属结构的制作方法，包括厚金属沉积步骤、金属图形化步骤以及钝化步骤，其中在厚金属沉积步骤中，采用Ti-TiN叠层结构作为抗反射层，实现4um金属腐蚀无残留。在金属图形化步骤中，采用N2进行侧壁保护，实现4um金属凹凸结构倾斜角度接近90度，并通过增加一步主过刻步骤，实现4um金属凹凸结构侧壁的光滑。采用半满的钝化填充结构，实现在4um金属厚度下的1.5um金属间隙有效钝化保护。最终实现线宽/间距1.5um/1.5um的4um厚金属结构的制作。

公开(公告)号：CN103050398A

公开(公告)日：2013-04-17

申请号：CN201110311498.X

申请日：2011-10-14

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  房世林 ,  罗泽煌 ,  陈正培 ,  章舒

IPC: H01L21/3205 ,  H01L21/3213 ,  H01L21/768

CPC classification number: H01L21/7685 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/76837 ,  H01L21/76838 ,  H01L24/03

Abstract: 一种半导体厚金属结构的制作方法，包括厚金属沉积步骤、金属图形化步骤以及钝化步骤，其中在厚金属沉积步骤中，采用Ti-TiN叠层结构作为抗反射层，实现4um金属腐蚀无残留。在金属图形化步骤中，采用N2进行侧壁保护，实现4um金属凹凸结构倾斜角度接近90度，并通过增加一步主过刻步骤，实现4um金属凹凸结构侧壁的光滑。采用半满的钝化填充结构，实现在4um金属厚度下的1.5um金属间隙有效钝化保护。最终实现线宽/间距1.5um/1.5um的4um厚金属结构的制作。

公开(公告)号：CN102820332A

公开(公告)日：2012-12-12

申请号：CN201110151714.9

申请日：2011-06-08

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 吴孝嘉 ,  房世林 ,  陈正培 ,  杨育明 ,  黄竹

IPC: H01L29/73 ,  H01L29/06 ,  H01L21/331 ,  H01L21/22 ,  H01L21/265

Abstract: 本发明提供一种与MOS管集成的垂直型双极结型晶体管及其制备方法，属于双极结型晶体管（BipolarJunctionTransistor，BJT）技术领域。该垂直型BJT中，其中所述MOS管和所述垂直型BJT形成于衬底的外延层上，所述垂直型BJT包括由上至下依次设置的发射区、基区、集电区以及第一埋层，其中，所述集电区和所述第一埋层通过所述衬底中的初始埋层向外延层扩散而一体化地形成。该垂直型BJT性能好，其制备方法过程简单、制备成本低、工艺周期短。