公开(公告)号：CN102074474B

公开(公告)日：2013-07-10

申请号：CN200910189541.2

申请日：2009-11-24

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 胡金节 ,  肖中强 ,  陈正培 ,  李月影 ,  赵英翰 ,  吴孝嘉

IPC: H01L21/331 ,  H01L21/8238 ,  H01L21/28

Abstract: 本发明涉及一种双极晶体管的制造方法，包括：形成CMOS栅极，在所述栅极上低压沉积正硅酸乙酯层，进行侧墙软腐蚀工艺，对所述正硅酸乙酯层进行蚀刻并修复蚀刻造成的硅片表面缺陷，形成CMOS源漏极。本发明对形成侧墙的膜层进行蚀刻并修复蚀刻造成的硅片表面缺陷，增大了电流工作区间，从而很大程度的改善了垂直NPN双极晶体管的电流增益。

公开(公告)号：CN103117251A

公开(公告)日：2013-05-22

申请号：CN201110363052.1

申请日：2011-11-16

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  林峰 ,  陈正培 ,  钟海钰

IPC: H01L21/8238

CPC classification number: H01L21/823814 ,  H01L21/823871 ,  H01L21/823892 ,  H01L27/0928

Abstract: 本发明提供一种CMOS场效应管的制备方法，属于半导体制造技术领域。所述方法包括步骤：提供形成于CMOS栅介质层上的并用于形成CMOS的栅端的多晶硅层的晶片；通过第一光刻胶掩膜刻蚀所述多晶硅层形成CMOS的NMOS/PMOS的栅端、并以该第一光刻胶掩膜构图掺杂形成CMOS的NMOS/PMOS的源端和漏端；通过第二光刻胶掩膜刻蚀所述多晶硅层形成CMOS的PMOS/NMOS的栅端、并以该第二光刻胶掩膜构图掺杂形成CMOS的PMOS/NMOS的源端和漏端。该方法可以省去一个光刻步骤以及相应的光刻版，工艺过程相对简单，成本更低，并缩短了工艺时间，提高了生产效率。

公开(公告)号：CN102737970A

公开(公告)日：2012-10-17

申请号：CN201110081949.5

申请日：2011-04-01

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 吴孝嘉 ,  房世林 ,  陈正培 ,  杨育明 ,  黄竹

IPC: H01L21/28 ,  H01L21/265 ,  H01L29/49 ,  H01L29/06

Abstract: 本发明实施例公开了一种半导体器件及其栅介质层制造方法，该方法包括：提供基底，所述基底包括埋层、外延层、有源区；以具有下沉区图案的光刻胶层为掩膜，在所述基底表面内形成下沉区，所述下沉区与所述基底的其它区域具有不同的掺杂状态；采用湿氧工艺在基底表面上形成介质氧化层，所述介质氧化层覆盖于下沉区的部分为电容介质层，覆盖于有源区的部分为栅介质层。本发明利用在杂质浓度不同的区域，热氧化速度也不同的原理，使形成的覆盖于下沉区的电容介质层厚度大于栅介质层的厚度，从而减少了一次定义栅介质层区域的光刻过程，进而简化了工艺流程，降低了工艺成本，工艺复杂度降低了，器件的生产速度必然得到了提高。

公开(公告)号：CN103187279B

公开(公告)日：2016-07-06

申请号：CN201110451716.X

申请日：2011-12-29

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  房世林 ,  罗泽煌 ,  陈正培 ,  章舒 ,  何延强

IPC: H01L21/336

CPC classification number: H01L21/823412 ,  H01L21/823456 ,  H01L21/8238 ,  H01L21/823807 ,  H01L21/82385 ,  H01L27/0922

Abstract: 本发明公开了一种半导体器件的制作方法。本发明涉及半导体制造领域，解决了现有技术中LDMOS漂移区氧化层边缘硅容易裸露导致LDMOS器件击穿的问题。本发明实施例提供的方案为：一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底包括LDMOS区和CMOS区；在所述半导体衬底上形成牺牲氧化层；去除所述牺牲氧化层；在经过牺牲氧化处理的所述半导体衬底上形成掩蔽层；利用所述掩蔽层作为掩膜，形成所述LDMOS的漂移区，然后在所述漂移区上方形成漂移区氧化层；去除所述掩蔽层。本发明实施例适用于BCD工艺等。

公开(公告)号：CN102737970B

公开(公告)日：2015-04-22

申请号：CN201110081949.5

申请日：2011-04-01

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 吴孝嘉 ,  房世林 ,  陈正培 ,  杨育明 ,  黄竹

IPC: H01L21/28 ,  H01L21/265 ,  H01L29/49 ,  H01L29/06

Abstract: 本发明实施例公开了一种半导体器件及其栅介质层制造方法，该方法包括：提供基底，所述基底包括埋层、外延层、有源区；以具有下沉区图案的光刻胶层为掩膜，在所述基底表面内形成下沉区，所述下沉区与所述基底的其它区域具有不同的掺杂状态；采用湿氧工艺在基底表面上形成介质氧化层，所述介质氧化层覆盖于下沉区的部分为电容介质层，覆盖于有源区的部分为栅介质层。本发明利用在杂质浓度不同的区域，热氧化速度也不同的原理，使形成的覆盖于下沉区的电容介质层厚度大于栅介质层的厚度，从而减少了一次定义栅介质层区域的光刻过程，进而简化了工艺流程，降低了工艺成本，工艺复杂度降低了，器件的生产速度必然得到了提高。

公开(公告)号：CN103187279A

公开(公告)日：2013-07-03

申请号：CN201110451716.X

申请日：2011-12-29

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  房世林 ,  罗泽煌 ,  陈正培 ,  章舒 ,  何延强

IPC: H01L21/336

CPC classification number: H01L21/823412 ,  H01L21/823456 ,  H01L21/8238 ,  H01L21/823807 ,  H01L21/82385 ,  H01L27/0922

Abstract: 本发明公开了一种半导体器件的制作方法。本发明涉及半导体制造领域，解决了现有技术中LDMOS漂移区氧化层边缘硅容易裸露导致LDMOS器件击穿的问题。本发明实施例提供的方案为：一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底包括LDMOS区和CMOS区；在所述半导体衬底上形成牺牲氧化层；去除所述牺牲氧化层；在经过牺牲氧化处理的所述半导体衬底上形成掩蔽层；利用所述掩蔽层作为掩膜，形成所述LDMOS的漂移区，然后在所述漂移区上方形成漂移区氧化层；去除所述掩蔽层。本发明实施例适用于BCD工艺等。

公开(公告)号：CN102054839A

公开(公告)日：2011-05-11

申请号：CN200910197839.8

申请日：2009-10-28

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 胡金节 ,  李月影 ,  赵英翰 ,  陈正培 ,  吴孝嘉

IPC: H01L27/088 ,  H01L23/522 ,  H01L21/8234 ,  H01L21/336 ,  H01L21/265 ,  H01L21/768

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种MOS场效应晶体管结构及其制备方法，用于改善热载流子注入可靠性，在MOS器件结构及制备过程中，大角度中剂量的轻掺杂漏注入降低了热载流子注入的几率，第一金属层刻蚀形成金属互连引线后，采用富硅二氧化硅代替传统的普通二氧化硅，使得该层内硅多余的悬挂键实现硅与其它原子(如H)的结合，从而使沟道内的硅与其它原子(如N)结合形成更加坚固的键，以抵御载流子的撞击，最大程度的提高MOS器件的跨导寿命，改善热载流子注入可靠性，并使得MOS器件的电流驱动能力得到了保证，与此同时，本发明提供的MOS场效应晶体管结构的制备方法完全采用常规工艺手段实现，具有良好的工艺宽容度，一定程度上提高了产品的良率。

公开(公告)号：CN103050398B

公开(公告)日：2016-01-20

申请号：CN201110311498.X

申请日：2011-10-14

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  房世林 ,  罗泽煌 ,  陈正培 ,  章舒

IPC: H01L21/3205 ,  H01L21/3213 ,  H01L21/768

CPC classification number: H01L21/7685 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/76837 ,  H01L21/76838 ,  H01L24/03

Abstract: 一种半导体厚金属结构的制作方法，包括厚金属沉积步骤、金属图形化步骤以及钝化步骤，其中在厚金属沉积步骤中，采用Ti-TiN叠层结构作为抗反射层，实现4um金属腐蚀无残留。在金属图形化步骤中，采用N2进行侧壁保护，实现4um金属凹凸结构倾斜角度接近90度，并通过增加一步主过刻步骤，实现4um金属凹凸结构侧壁的光滑。采用半满的钝化填充结构，实现在4um金属厚度下的1.5um金属间隙有效钝化保护。最终实现线宽/间距1.5um/1.5um的4um厚金属结构的制作。

公开(公告)号：CN103050398A

公开(公告)日：2013-04-17

申请号：CN201110311498.X

申请日：2011-10-14

Applicant: 无锡华润上华半导体有限公司

Inventor： 吴孝嘉 ,  房世林 ,  罗泽煌 ,  陈正培 ,  章舒

IPC: H01L21/3205 ,  H01L21/3213 ,  H01L21/768

CPC classification number: H01L21/7685 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/76837 ,  H01L21/76838 ,  H01L24/03

Abstract: 一种半导体厚金属结构的制作方法，包括厚金属沉积步骤、金属图形化步骤以及钝化步骤，其中在厚金属沉积步骤中，采用Ti-TiN叠层结构作为抗反射层，实现4um金属腐蚀无残留。在金属图形化步骤中，采用N2进行侧壁保护，实现4um金属凹凸结构倾斜角度接近90度，并通过增加一步主过刻步骤，实现4um金属凹凸结构侧壁的光滑。采用半满的钝化填充结构，实现在4um金属厚度下的1.5um金属间隙有效钝化保护。最终实现线宽/间距1.5um/1.5um的4um厚金属结构的制作。

公开(公告)号：CN102820332A

公开(公告)日：2012-12-12

申请号：CN201110151714.9

申请日：2011-06-08

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 吴孝嘉 ,  房世林 ,  陈正培 ,  杨育明 ,  黄竹

IPC: H01L29/73 ,  H01L29/06 ,  H01L21/331 ,  H01L21/22 ,  H01L21/265

Abstract: 本发明提供一种与MOS管集成的垂直型双极结型晶体管及其制备方法，属于双极结型晶体管（BipolarJunctionTransistor，BJT）技术领域。该垂直型BJT中，其中所述MOS管和所述垂直型BJT形成于衬底的外延层上，所述垂直型BJT包括由上至下依次设置的发射区、基区、集电区以及第一埋层，其中，所述集电区和所述第一埋层通过所述衬底中的初始埋层向外延层扩散而一体化地形成。该垂直型BJT性能好，其制备方法过程简单、制备成本低、工艺周期短。