公开(公告)号：CN106549035B

公开(公告)日：2021-04-27

申请号：CN201610773105.X

申请日：2016-08-30

Applicant: 富士电机株式会社

Inventor： 小川惠理 ,  胁本博树 ,  高桥美咲 ,  小野沢勇一

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/861

Abstract: 本发明的目的在于提高半导体装置中的反向恢复时的耐量。本发明提供一种半导体装置，该半导体装置具备：第一传导型的半导体基板；形成于半导体基板的正面的第二传导型的第一区域；位于半导体基板的正面而与第一区域邻接地形成并且比第一区域浓度高的第二传导型的第二区域；位于半导体基板的正面而与第二区域邻接地形成并且比第二区域浓度高的第二传导型的第三区域；覆盖第二区域的一部分以及第三区域的绝缘膜；以及与未被绝缘膜覆盖的第一区域以及第二区域连接的电极。

公开(公告)号：CN107534059B

公开(公告)日：2020-07-14

申请号：CN201680025325.2

申请日：2016-09-20

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  小野泽勇一 ,  田村隆博 ,  小川惠理

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/868

Abstract: 即使阴极区域缺损，也不使中间区域与阴极电极接触。提供一种半导体装置，其具备半导体基板，半导体基板具有注入有第1导电型的第1杂质的场截止区域、形成在场截止区域的背面侧且注入有第2导电型的第2杂质的中间区域、和形成在中间区域的背面侧的第1导电型的阴极区域，在半导体基板的背面，第1杂质的浓度高于第2杂质的浓度。

公开(公告)号：CN105814694B

公开(公告)日：2019-03-08

申请号：CN201580002976.5

申请日：2015-08-13

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  泷下博 ,  吉村尚 ,  田村隆博 ,  小野泽勇一

IPC: H01L29/861 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L27/04 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 提供一种半导体装置，具备：n型的半导体基板；p型的阳极区，形成在半导体基板的正面侧；n型的场停止区，在半导体基板的背面侧以质子作为施主而形成；以及n型的阴极区，形成在比场停止区更靠近半导体基板的背面侧的位置，场停止区中的深度方向的施主的浓度分布具有第一峰值和第二峰值，第二峰值比第一峰值更靠近半导体基板的背面侧，并且第二峰值的浓度比第一峰值更低，阳极区与阴极区之间的至少一部分区域中的载流子寿命比阳极区和阴极区中的任一载流子寿命更长。

公开(公告)号：CN107534059A

公开(公告)日：2018-01-02

申请号：CN201680025325.2

申请日：2016-09-20

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  小野泽勇一 ,  田村隆博 ,  小川惠理

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/868

Abstract: 即使阴极区域缺损，也不使中间区域与阴极电极接触。提供一种半导体装置，其具备半导体基板，半导体基板具有注入有第1导电型的第1杂质的场截止区域、形成在场截止区域的背面侧且注入有第2导电型的第2杂质的中间区域、和形成在中间区域的背面侧的第1导电型的阴极区域，在半导体基板的背面，第1杂质的浓度高于第2杂质的浓度。

公开(公告)号：CN106549035A

公开(公告)日：2017-03-29

申请号：CN201610773105.X

申请日：2016-08-30

Applicant: 富士电机株式会社

Inventor： 小川惠理 ,  胁本博树 ,  高桥美咲 ,  小野沢勇一

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/861

CPC classification number: H01L29/0615 ,  H01L29/0619 ,  H01L29/08 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/7397 ,  H01L29/7805 ,  H01L29/7811

Abstract: 本发明的目的在于提高半导体装置中的反向恢复时的耐量。本发明提供一种半导体装置，该半导体装置具备：第一传导型的半导体基板；形成于半导体基板的正面的第二传导型的第一区域；位于半导体基板的正面而与第一区域邻接地形成并且比第一区域浓度高的第二传导型的第二区域；位于半导体基板的正面而与第二区域邻接地形成并且比第二区域浓度高的第二传导型的第三区域；覆盖第二区域的一部分以及第三区域的绝缘膜；以及与未被绝缘膜覆盖的第一区域以及第二区域连接的电极。

公开(公告)号：CN102254820B

公开(公告)日：2015-04-01

申请号：CN201110136870.8

申请日：2011-05-16

Applicant: 富士电机株式会社

Inventor： 荻野正明 ,  胁本博树 ,  宫崎正行

IPC: H01L21/331 ,  H01L21/266 ,  H01L29/739

CPC classification number: H01L29/66333 ,  H01L29/045 ,  H01L29/0657

Abstract: 本发明提供一种半导体器件的制造方法，其可以保证晶片的强度，可以提升器件性能。散热层从晶片的正面形成，到达散热层的锥形槽从背面通过利用碱性溶液的各向异性蚀刻形成，槽内散热层形成于槽的侧壁表面。反向阻断IGBT的分离层由散热层和槽内扩散层构成，可以通过形成槽内扩散层将散热层形成得较浅，可以大幅减少热扩散时间。另外，通过将形成槽内扩散层离子注入和形成集电极层的离子注入分开进行，可以针对接通电压和开关损耗间的折衷选择最佳值，同时确保反向阻断IGBT的反向阻断电压。

公开(公告)号：CN104285285A

公开(公告)日：2015-01-14

申请号：CN201380024686.1

申请日：2013-07-09

Applicant: 富士电机株式会社

Inventor： 胁本博树

IPC: H01L21/336 ,  H01L21/322 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/66333 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/0262 ,  H01L21/3221 ,  H01L29/0619 ,  H01L29/0646 ,  H01L29/404 ,  H01L29/7395 ,  H01L29/78

Abstract: 本发明提供的半导体装置的制造方法是反向阻断MOS型半导体装置的制造方法，首先在FZ硅基板(101)的背面形成吸杂用多晶硅层(103)。接着，形成用于得到反向耐压的p+型分离层(106)。接着，在FZ硅基板(101)的正面(102b)上形成包含MOS栅结构的正面结构。接着，对FZ硅基板(101)的背面进行磨削而减小FZ硅基板(101)的厚度。在形成吸杂用多晶硅层(103)时，将吸杂用多晶硅层(103)的厚度设为：在形成包含MOS栅结构的正面结构的工序结束之前吸杂用多晶硅层不会因为单晶化而消失，还残留有吸杂用多晶硅层的厚度。由此，即使在分离扩散工序以后的热处理工序中，也能够充分地维持吸杂用多晶硅层(103)的吸杂功能，所述吸杂用多晶硅层(103)为了消除高温长时间的分离扩散处理所引起的晶格缺陷而形成。

公开(公告)号：CN103688346A

公开(公告)日：2014-03-26

申请号：CN201180072259.1

申请日：2011-07-15

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  荻野正明

IPC: H01L21/336 ,  H01L21/02 ,  H01L21/76 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/66325 ,  H01L21/3083 ,  H01L21/761 ,  H01L21/78 ,  H01L29/0619 ,  H01L29/0646 ,  H01L29/0661 ,  H01L29/66333

Abstract: 在晶片（10）的第一主表面上形成反向阻断IGBT的前表面元件结构、耐受电压结构的前表面元件结构、以及隔离结构的p型隔离区。反向阻断IGBT的前表面元件结构和耐受电压结构的前表面元件结构形成于晶片（10）上的元件形成区（1）中。在元件形成区（1）的元件端部侧形成隔离结构的p型隔离区以围绕耐受电压结构。接着，在晶片（10）从晶片（10）的第二主表面厚度减少后，在晶片（10）的第二主表面中形成到达p型隔离区的沟槽（3）。在该过程中，沟槽（3）形成为使得沟槽（3）的纵向端部不到达晶片（10）的外周端部（2-1a、2-2a、2-1b和2-2b）。接着，在晶片（10）的第二主表面中形成p型集电极层，且还在沟槽（3）的侧壁中形成与p型集电极层和p型隔离区接触的p型层，且藉此完成反向阻断IGBT。

公开(公告)号：CN104285285B

公开(公告)日：2017-03-01

申请号：CN201380024686.1

申请日：2013-07-09

Applicant: 富士电机株式会社

Inventor： 胁本博树

IPC: H01L21/336 ,  H01L21/322 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/66333 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/0262 ,  H01L21/3221 ,  H01L29/0619 ,  H01L29/0646 ,  H01L29/404 ,  H01L29/7395 ,  H01L29/78

Abstract: 本发明提供的半导体装置的制造方法是反向阻断MOS型半导体装置的制造方法，首先在FZ硅基板(101)的背面形成吸杂用多晶硅层(103)。接着，形成用于得到反向耐压的p+型分离层形成包含MOS栅结构的正面结构。接着，对FZ硅基板(101)的背面进行磨削而减小FZ硅基板(101)的厚度。在形成吸杂用多晶硅层(103)时，将吸杂用多晶硅层(103)的厚度设为：在形成包含MOS栅结构的正面结构的工序结束之前吸杂用多晶硅层不会因为单晶化而消失，还残留有吸杂用多晶硅层的厚度。由此，即使在分离扩散工序以后的热处理工序中，也能够充分地维持吸杂用多晶硅层(103)的吸杂功能，所述吸杂用多晶硅层(103)为了消除高温长时间的分离扩散处理所引起的晶格缺陷而形成。(106)。接着，在FZ硅基板(101)的正面(102b)上

公开(公告)号：CN102194863B

公开(公告)日：2015-04-22

申请号：CN201110056957.4

申请日：2011-03-01

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  井口研一 ,  吉川功 ,  中岛经宏 ,  田中俊介 ,  荻野正明

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L21/306 ,  H01L21/78

CPC classification number: H01L21/308 ,  H01L21/302 ,  H01L21/78 ,  H01L29/06

Abstract: 所揭示的是能够防止电特性退化的半导体器件及制造半导体器件的方法多个场限环(FLR)和沟道挡块在反向阻断IGBT的反向电源阻断结构中被设置在n型漂移区的正面的表面层上。p型集电区设置在n型漂移区的背面表面的表面层上。在元件端部设置用于获取反向阻断能力的p+型隔离层。此外，凹部设置成从n型漂移区的背面表面延伸至p+型隔离层。p型区被设置在侧壁的表面层上，且凹部的底部与p+型隔离层和p型集电区彼此电连接。p+型隔离层与沟道挡块相接触。此外，p+型隔离层被设置成包括解理面，该解理面将凹部的底部和侧壁之间的边界作为一条边。