-
公开(公告)号：CN119922969A
公开(公告)日：2025-05-02
申请号：CN202411172214.7
申请日：2024-08-26
Applicant: 富士电机株式会社
Inventor： 田中俊介
Abstract: 本发明提供一种半导体装置及半导体装置的制造方法，该半导体装置的焊料优选不到达由第一电极、保护膜和镀覆层形成的三重点。所述半导体装置具备：半导体基板，其具有上表面；第一电极，其设置于所述半导体基板的所述上表面的上方；保护膜，其设置于所述第一电极的上方；镀覆层，其设置于所述第一电极的上方，并具有在俯视时与所述保护膜不重叠的非重叠部分；以及氮化膜，其从所述保护膜与所述第一电极之间连续设置到所述非重叠部分与所述第一电极之间，镀覆层的位于比所述氮化膜更靠上方的位置的厚度大于所述氮化膜的厚度。
-
Patent Agency Ranking
公开(公告)号：CN117253785A
公开(公告)日：2023-12-19
申请号：CN202310422892.3
申请日：2023-04-19
Applicant: 富士电机株式会社
IPC: H01L21/288 , H01L21/683
Abstract: 本发明提供能够提高成品率的半导体装置的制造方法。在肋状的半导体晶片的背面的整个面粘贴背面保护带。接着，仅在半导体晶片的外周部的背面平坦部上的背面保护带的基材层的表面形成微小的凹凸。接着，在半导体晶片的外周部，以从正面遍及到背面的方式粘贴外周保护带。通过外周保护带的粘接剂层埋入背面保护带的基材层的表面的凹凸所带来的锚固效果，提高背面保护带与外周保护带之间的紧贴性，外周保护带的紧贴性在半导体晶片的正面侧和背面侧大致相同。然后，依次进行带退火、对半导体晶片的正面电极的镀覆处理、外周保护带的剥离和背面保护带的剥离。
-
公开(公告)号：CN113937000A
公开(公告)日：2022-01-14
申请号：CN202110563739.3
申请日：2021-05-24
Applicant: 富士电机株式会社
IPC: H01L21/288 , H01L21/683
Abstract: 本发明提供能够提高生产率的半导体装置的制造方法。在半导体晶片的背面粘贴第一带(背面带)，利用第二带覆盖半导体晶片的背面电极。在半导体晶片的外周部粘贴第二带(外周带)，利用第二带覆盖半导体晶片的端部。第一带和第二带是UV带。在40℃以上的温度对处于粘贴有第一带和第二带的状态的半导体晶片进行加热，半导体晶片与第一带和第二带之间的粘接力变大。在粘贴有第一带和第二带的状态下对半导体晶片进行镀覆处理，在半导体晶片的正面电极上形成镀层。依次剥离第二带、第一带。因为通过UV照射使粘接剂层硬化后剥离第一带和第二带，所以粘接剂层不会残留在半导体晶片表面。
-
公开(公告)号：CN102194863B
公开(公告)日：2015-04-22
申请号：CN201110056957.4
申请日：2011-03-01
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/06 , H01L21/331 , H01L21/306 , H01L21/78
CPC classification number: H01L21/308 , H01L21/302 , H01L21/78 , H01L29/06
Abstract: 所揭示的是能够防止电特性退化的半导体器件及制造半导体器件的方法多个场限环(FLR)和沟道挡块在反向阻断IGBT的反向电源阻断结构中被设置在n型漂移区的正面的表面层上。p型集电区设置在n型漂移区的背面表面的表面层上。在元件端部设置用于获取反向阻断能力的p+型隔离层。此外，凹部设置成从n型漂移区的背面表面延伸至p+型隔离层。p型区被设置在侧壁的表面层上，且凹部的底部与p+型隔离层和p型集电区彼此电连接。p+型隔离层与沟道挡块相接触。此外，p+型隔离层被设置成包括解理面，该解理面将凹部的底部和侧壁之间的边界作为一条边。
-
公开(公告)号：CN114496723A
公开(公告)日：2022-05-13
申请号：CN202111010417.2
申请日：2021-08-31
Applicant: 富士电机株式会社
Abstract: 本发明涉及半导体装置的制造方法和热板。提高保护薄膜对半导体晶圆的密合性，并且提高生产率。半导体装置(1)的制造方法包括：对半导体晶圆(1)的背面中央进行磨削而在半导体晶圆的外周缘形成厚度比中央厚的环状的肋部(11)的肋部形成工序；在半导体晶圆的背面粘贴第1保护薄膜(14)的背面薄膜粘贴工序；以覆盖第1保护薄膜的外周缘和肋部的外周的方式粘贴第2保护薄膜(15)的外周薄膜粘贴工序；使半导体晶圆的背面与热板的加热面相对配置而利用热板(2)直接加热第1保护薄膜和第2保护薄膜的加热工序；以及对半导体晶圆的表面施加镀敷处理的镀敷工序。
-
公开(公告)号：CN103824768A
公开(公告)日：2014-05-28
申请号：CN201310573018.6
申请日：2013-11-15
Applicant: 富士电机株式会社
Inventor： 田中俊介
IPC: H01L21/308 , H01L21/66
CPC classification number: H01L21/3088 , H01L21/67075
Abstract: 本发明能够高精度地得到所希望的蚀刻量。技术方案是：在硅片（10）的蚀刻面上沿着（110）面形成图案且形成蚀刻掩膜（11），使蚀刻开口部（11a）和监控用开口部（11b）开口。这时，监控用开口部（11b）的宽度为蚀刻开口部（11a）的蚀刻量（h）的倍。然后，使硅片（10）在异性湿式蚀刻液中浸透进行蚀刻，投射通过在监控用开口部（11b）中形成的沟槽反射的波长的光。如果蚀刻进行，在监控用开口部（11b）中形成的沟槽变为V字形状，如果基于这时的反射光的信号强度使蚀刻结束，则能够在蚀刻开口部（11a）中形成所希望的蚀刻量的沟槽。
-
-
-
-
-
Search Results
6
records
(took 0.022 seconds)
