公开(公告)号：CN102263124B

公开(公告)日：2014-12-24

申请号：CN201110150675.0

申请日：2011-05-26

Applicant: 富士电机株式会社

Inventor： 吉川功 ,  井口研一

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/739

CPC classification number: H01L29/7395 ,  H01L29/0619 ,  H01L29/404

Abstract: 本发明的目的在于提供具有减小的尺寸并展现卓越的阻断电压能力的半导体器件。本发明的半导体器件包括有源区10和隔离区30之间的边缘端接结构20，该边缘端接结构20包括正向偏压部40的边缘端接结构和反向偏压部50的边缘端接结构。多个场限制环(FLR)41、51以及多个场板(FP)44、54设置在正向偏压部40的边缘端接结构和反向偏压部的边缘端接结构中。多个FP 44的最靠近反向偏压部50的边缘端接结构的第一正向FP 45形成为朝隔离区30侧延伸。多个FP 54的最靠近正向偏压部40的边缘端接结构的第一反向FP 55形成为朝隔离区10侧延伸。第一反向FP 55在施加正向电压时终止耗尽层从有源区10扩展。第一正向FP 45在施加反向电压时终止耗尽层从隔离区30扩展。

公开(公告)号：CN103022115A

公开(公告)日：2013-04-03

申请号：CN201210441210.5

申请日：2009-01-28

Applicant: 富士电机株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  阿部和 ,  椎木崇 ,  藤井岳志 ,  吉川功 ,  今川铁太郎 ,  小山雅纪 ,  浅井诚

IPC: H01L29/739 ,  H01L29/78

CPC classification number: H01L27/0629 ,  H01L27/0658 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7815 ,  H01L29/7827

Abstract: 本发明提供一种半导体装置。在主元件(24)的源电极(25)和电流检测元件(21)的电流感应电极(22)之间连接电流检测用的电阻。栅极绝缘膜(36)的绝缘耐压比反向偏压时可流过电流检测元件(21)的最大电流与上述电阻之积大。主元件(24)的p主体区域(32)的扩散深度比电流检测元件(21)的p主体区域(31)的扩散深度浅，主元件(24)的p主体区域(32)的端部的曲率比电流检测元件(21)的p主体区域(31)的端部的曲率小。因此，在外加反向偏压时，主元件(24)的p主体区域(32)的端部的电场变得比电流检测元件(21)的p主体区域(31)的端部的电场高，主元件(24)变得易于在电流检测元件(21)之前发生雪崩击穿。

公开(公告)号：CN117397038A

公开(公告)日：2024-01-12

申请号：CN202280036923.5

申请日：2022-12-23

Applicant: 富士电机株式会社

Inventor： 吉川功

IPC: H01L29/06

Abstract: 边缘终端结构部具有：第二导电型的保护环，其在阱区与半导体基板的端边之间设置有一个以上，并且在半导体基板的上表面露出；第一导电型区域，其设置于一个以上的保护环中的最靠近阱区的第一保护环与阱区之间；以及第一场板，其设置于半导体基板的上表面的上方，并且与第一保护环连接，第一场板与第一保护环和阱区之间的第一导电型区域的90％以上重叠。

公开(公告)号：CN105914140B

公开(公告)日：2019-01-22

申请号：CN201610105791.3

申请日：2016-02-25

Applicant: 国立大学法人九州大学 ,  富士电机株式会社

Inventor： 池田晃裕 ,  池上浩 ,  浅野种正 ,  井口研一 ,  中泽治雄 ,  吉川功

IPC: H01L21/04 ,  H01L29/16 ,  H01L29/78

Abstract: 本发明提供一种杂质导入方法，其以超过热力学平衡浓度的高浓度向杂质元素的扩散系数极小的固体材料导入杂质元素。杂质导入方法包括：以考虑到光脉冲的每1次的照射时间(τ)和光脉冲的能量密度F而确定的膜厚(tf)，在由固体材料构成的对象物(半导体基板)的表面上堆积含有杂质元素的杂质源膜的步骤(S1～S4)；和以照射时间(τ)和能量密度(F)向杂质源膜照射光脉冲，以超过热力学平衡浓度的浓度向对象物导入杂质元素的步骤(S5)。

公开(公告)号：CN105914140A

公开(公告)日：2016-08-31

申请号：CN201610105791.3

申请日：2016-02-25

Applicant: 国立大学法人九州大学 ,  富士电机株式会社

Inventor： 池田晃裕 ,  池上浩 ,  浅野种正 ,  井口研一 ,  中泽治雄 ,  吉川功

IPC: H01L21/04 ,  H01L29/16 ,  H01L29/78

CPC classification number: H01L21/0455 ,  H01L21/0217 ,  H01L21/0485 ,  H01L21/0495 ,  H01L21/2254 ,  H01L21/268 ,  H01L21/2686 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/34 ,  H01L29/401 ,  H01L29/45 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/872 ,  H01L29/66068 ,  H01L29/7827

Abstract: 本发明提供一种杂质导入方法，其以超过热力学平衡浓度的高浓度向杂质元素的扩散系数极小的固体材料导入杂质元素。杂质导入方法包括：以考虑到光脉冲的每1次的照射时间(τ)和光脉冲的能量密度F而确定的膜厚(tf)，在由固体材料构成的对象物(半导体基板)的表面上堆积含有杂质元素的杂质源膜的步骤(S1～S4)；和以照射时间(τ)和能量密度(F)向杂质源膜照射光脉冲，以超过热力学平衡浓度的浓度向对象物导入杂质元素的步骤(S5)。

公开(公告)号：CN102194861B

公开(公告)日：2014-11-26

申请号：CN201010624832.2

申请日：2010-12-27

Applicant: 富士电机株式会社

Inventor： 吉川功

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7395 ,  H01L29/0619 ,  H01L29/404

Abstract: 根据本发明的一种半导体器件，其包括n-型漂移区1；在漂移区1的表面部分中有选择地形成的P型基区2；在基区2的表面部分中有选择地形成的n+型发射区3和p+型体区4两者；以及在漂移区1和基区2之间的n型壳区5，该壳区5包围基区2下的整个区域。壳区5比漂移区1更重地掺杂。壳区5包含的n型杂质的有效杂质量为8.0×1011cm-2或更小。漂移区1呈现足够低的电阻率以防止从在漂移区1的背面上所形成的集电区10向壳区5扩展的耗尽层到达壳区5。根据本发明的半导体器件有助于提高其正向和反向耐压。根据本发明的半导体器件有助于防止截止电压波形和截止电流波形振荡。根据本发明的半导体器件有助于抑制在反向恢复电压波形和反向恢复电流波形上造成的振荡。

公开(公告)号：CN101933141B

公开(公告)日：2013-02-13

申请号：CN200980103495.8

申请日：2009-01-28

Applicant: 富士电机株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  阿部和 ,  椎木崇 ,  藤井岳志 ,  吉川功 ,  今川铁太郎 ,  小山雅纪 ,  浅井诚

IPC: H01L27/04 ,  H01L29/78

CPC classification number: H01L27/0629 ,  H01L27/0658 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7815 ,  H01L29/7827

Abstract: 本发明提供一种半导体装置。在主元件(24)的源电极(25)和电流检测元件(21)的电流感应电极(22)之间连接电流检测用的电阻。栅极绝缘膜(36)的绝缘耐压比反向偏压时可流过电流检测元件(21)的最大电流与上述电阻之积大。主元件(24)的p主体区域(32)的扩散深度比电流检测元件(21)的p主体区域(31)的扩散深度浅，主元件(24)的p主体区域(32)的端部的曲率比电流检测元件(21)的p主体区域(31)的端部的曲率小。因此，在外加反向偏压时，主元件(24)的p主体区域(32)的端部的电场变得比电流检测元件(21)的p主体区域(31)的端部的电场高，主元件(24)变得易于在电流检测元件(21)之前发生雪崩击穿。

公开(公告)号：CN101499473B

公开(公告)日：2012-02-22

申请号：CN200910009837.1

申请日：2009-01-24

Applicant: 株式会社电装 ,  富士电机株式会社

Inventor： 小山雅纪 ,  冈部好文 ,  浅井诚 ,  藤井岳志 ,  吉川功

IPC: H01L27/082 ,  H01L23/535 ,  H01L29/72 ,  H01L29/40

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种具有IGBT的半导体器件包括：衬底(1)；衬底上的漂移层(2)和基极层(3)；穿透基极层以将基极层分成基极部分(3a-3d)的沟槽(4)；一个基极部分中的发射极区(5)；沟槽中的栅极元件(7a-7c)；发射极电极(15)；以及集电极电极(16)。所述一个基极部分提供沟道层(3a)，另一基极部分提供没有发射极区的浮置层(3b-3d)。栅极元件包括与沟道层相邻的栅电极(7a)和与浮置层相邻的虚设栅电极(7b-7c)。浮置层包括与沟道层相邻的第一浮置层(3b)以及远离沟道层的第二浮置层(3c)。虚设栅电极和第一浮置层与基极层上的第一浮置布线(12)电耦合。虚设栅电极与第二浮置层隔离开。

公开(公告)号：CN117999657A

公开(公告)日：2024-05-07

申请号：CN202380013775.X

申请日：2023-04-12

Applicant: 富士电机株式会社

Inventor： 吉川功

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供一种半导体装置，其具备：半导体基板，其具有上表面和下表面，并设置有第一导电型的漂移区；晶体管部，其具有与所述半导体基板的所述下表面相接的第二导电型的集电区、以及与所述半导体基板的所述上表面相接地设置且掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的发射区；以及二极管部，其具有与所述半导体基板的所述下表面相接的第一导电型的阴极区，所述二极管部中的雪崩耐压为所述晶体管部中的雪崩耐压的0.7倍以上且小于所述晶体管部中的雪崩耐压的1倍。

公开(公告)号：CN106067415A

公开(公告)日：2016-11-02

申请号：CN201610127355.6

申请日：2016-03-07

Applicant: 富士电机株式会社

Inventor： 吉川功 ,  中泽治雄 ,  井口研一 ,  关康和

IPC: H01L21/04 ,  H01L29/872

Abstract: 本发明公开一种碳化硅半导体装置的制造方法。在利用激光将p型杂质注入到SiC基板的情况下，难以控制浓度。因此，在SiC基板的不需要控制浓度的区域中，通过激光形成p型的杂质区。由此，通过温度比离子注入工艺更低的工艺来制造高耐压的SiC半导体装置。提供一种碳化硅半导体装置的制造方法，具备以下步骤：在第一导电型的碳化硅基板的一侧的主面形成第一导电型的漂移层，该第一导电型的漂移层的浓度比碳化硅基板更低；在漂移层的正面侧，通过激光掺杂技术形成第二导电型的电场控制区；以与漂移层接触的方式形成肖特基电极；以及在碳化硅基板的另一侧的主面形成阴极电极。