公开(公告)号：CN105914140B

公开(公告)日：2019-01-22

申请号：CN201610105791.3

申请日：2016-02-25

Applicant: 国立大学法人九州大学 ,  富士电机株式会社

Inventor： 池田晃裕 ,  池上浩 ,  浅野种正 ,  井口研一 ,  中泽治雄 ,  吉川功

IPC: H01L21/04 ,  H01L29/16 ,  H01L29/78

Abstract: 本发明提供一种杂质导入方法，其以超过热力学平衡浓度的高浓度向杂质元素的扩散系数极小的固体材料导入杂质元素。杂质导入方法包括：以考虑到光脉冲的每1次的照射时间(τ)和光脉冲的能量密度F而确定的膜厚(tf)，在由固体材料构成的对象物(半导体基板)的表面上堆积含有杂质元素的杂质源膜的步骤(S1～S4)；和以照射时间(τ)和能量密度(F)向杂质源膜照射光脉冲，以超过热力学平衡浓度的浓度向对象物导入杂质元素的步骤(S5)。

公开(公告)号：CN105914140A

公开(公告)日：2016-08-31

申请号：CN201610105791.3

申请日：2016-02-25

Applicant: 国立大学法人九州大学 ,  富士电机株式会社

Inventor： 池田晃裕 ,  池上浩 ,  浅野种正 ,  井口研一 ,  中泽治雄 ,  吉川功

IPC: H01L21/04 ,  H01L29/16 ,  H01L29/78

CPC classification number: H01L21/0455 ,  H01L21/0217 ,  H01L21/0485 ,  H01L21/0495 ,  H01L21/2254 ,  H01L21/268 ,  H01L21/2686 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/34 ,  H01L29/401 ,  H01L29/45 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/872 ,  H01L29/66068 ,  H01L29/7827

Abstract: 本发明提供一种杂质导入方法，其以超过热力学平衡浓度的高浓度向杂质元素的扩散系数极小的固体材料导入杂质元素。杂质导入方法包括：以考虑到光脉冲的每1次的照射时间(τ)和光脉冲的能量密度F而确定的膜厚(tf)，在由固体材料构成的对象物(半导体基板)的表面上堆积含有杂质元素的杂质源膜的步骤(S1～S4)；和以照射时间(τ)和能量密度(F)向杂质源膜照射光脉冲，以超过热力学平衡浓度的浓度向对象物导入杂质元素的步骤(S5)。

公开(公告)号：CN106067415B

公开(公告)日：2021-01-12

申请号：CN201610127355.6

申请日：2016-03-07

Applicant: 富士电机株式会社

Inventor： 吉川功 ,  中泽治雄 ,  井口研一 ,  关康和

IPC: H01L21/04 ,  H01L29/872

Abstract: 本发明公开一种碳化硅半导体装置的制造方法。在利用激光将p型杂质注入到SiC基板的情况下，难以控制浓度。因此，在SiC基板的不需要控制浓度的区域中，通过激光形成p型的杂质区。由此，通过温度比离子注入工艺更低的工艺来制造高耐压的SiC半导体装置。提供一种碳化硅半导体装置的制造方法，具备以下步骤：在第一导电型的碳化硅基板的一侧的主面形成第一导电型的漂移层，该第一导电型的漂移层的浓度比碳化硅基板更低；在漂移层的正面侧，通过激光掺杂技术形成第二导电型的电场控制区；以与漂移层接触的方式形成肖特基电极；以及在碳化硅基板的另一侧的主面形成阴极电极。

公开(公告)号：CN102194863B

公开(公告)日：2015-04-22

申请号：CN201110056957.4

申请日：2011-03-01

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  井口研一 ,  吉川功 ,  中岛经宏 ,  田中俊介 ,  荻野正明

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L21/306 ,  H01L21/78

CPC classification number: H01L21/308 ,  H01L21/302 ,  H01L21/78 ,  H01L29/06

Abstract: 所揭示的是能够防止电特性退化的半导体器件及制造半导体器件的方法多个场限环(FLR)和沟道挡块在反向阻断IGBT的反向电源阻断结构中被设置在n型漂移区的正面的表面层上。p型集电区设置在n型漂移区的背面表面的表面层上。在元件端部设置用于获取反向阻断能力的p+型隔离层。此外，凹部设置成从n型漂移区的背面表面延伸至p+型隔离层。p型区被设置在侧壁的表面层上，且凹部的底部与p+型隔离层和p型集电区彼此电连接。p+型隔离层与沟道挡块相接触。此外，p+型隔离层被设置成包括解理面，该解理面将凹部的底部和侧壁之间的边界作为一条边。

公开(公告)号：CN105793960B

公开(公告)日：2018-09-11

申请号：CN201480066640.0

申请日：2014-06-12

Applicant: 富士电机株式会社

Inventor： 井口研一 ,  中澤治雄 ,  荻野正明

IPC: H01L21/22 ,  H01L21/228

Abstract: 杂质添加装置(1)具备支承半导体衬底(2)的支承台(3)、固定于该支承台(3)的半导体衬底(2)以及与半导体衬底(2)相离地配置的壁块(10)。壁块(10)在内部具有凹部(12)以在半导体衬底(2)的壁块侧的面上形成存在包含杂质元素的溶液(4)的局部区域(B)。另外，杂质添加装置(1)具备隔着被壁块(10)包围的溶液(4)向半导体衬底(2)的上表面照射激光(32)的激光光学系统(30)。杂质添加装置(1)用于通过激光(32)的照射向半导体衬底(2)的内部的一部分添加杂质元素。

公开(公告)号：CN105793960A

公开(公告)日：2016-07-20

申请号：CN201480066640.0

申请日：2014-06-12

Applicant: 富士电机株式会社

Inventor： 井口研一 ,  中澤治雄 ,  荻野正明

IPC: H01L21/22 ,  H01L21/228

CPC classification number: H01L21/228 ,  H01L21/0455 ,  H01L21/2225 ,  H01L21/268 ,  H01L21/67017 ,  H01L29/1608

Abstract: 杂质添加装置(1)具备支承半导体衬底(2)的支承台(3)、固定于该支承台(3)的半导体衬底(2)以及与半导体衬底(2)相离地配置的壁块(10)。壁块(10)在内部具有凹部(12)以在半导体衬底(2)的壁块侧的面上形成存在包含杂质元素的溶液(4)的局部区域(B)。另外，杂质添加装置(1)具备隔着被壁块(10)包围的溶液(4)向半导体衬底(2)的上表面照射激光(32)的激光光学系统(30)。杂质添加装置(1)用于通过激光(32)的照射向半导体衬底(2)的内部的一部分添加杂质元素。

公开(公告)号：CN105593975A

公开(公告)日：2016-05-18

申请号：CN201480048809.X

申请日：2014-04-18

Applicant: 富士电机株式会社

Inventor： 中泽治雄 ,  荻野正明 ,  中嵨经宏 ,  井口研一 ,  立岡正明

IPC: H01L21/28

CPC classification number: H01L21/28518 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78

Abstract: 首先，在碳化硅基板(1)的表面层形成离子注入层(2)。不进行离子注入层(2)的活化。接着，在离子注入层(2)的表面形成接触电极(3)，形成接触电极(3)上的钨层(4)。接着，通过将整个碳化硅基板(1)暴露在利用微波形成的氢等离子体气氛中，使钨层(4)发热而进行加热。而且，通过来自钨层(4)的热传导，对接触电极(3)和离子注入层(2)进行加热。由此，在离子注入层(2)与接触电极(3)的界面形成成为与离子注入层(2)的欧姆接触的硅化物层的同时，使离子注入层(2)活化。形成接触电阻低的欧姆接触，并且能够防止元件特性劣化，并且能够提高产量。

公开(公告)号：CN102263124B

公开(公告)日：2014-12-24

申请号：CN201110150675.0

申请日：2011-05-26

Applicant: 富士电机株式会社

Inventor： 吉川功 ,  井口研一

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/739

CPC classification number: H01L29/7395 ,  H01L29/0619 ,  H01L29/404

Abstract: 本发明的目的在于提供具有减小的尺寸并展现卓越的阻断电压能力的半导体器件。本发明的半导体器件包括有源区10和隔离区30之间的边缘端接结构20，该边缘端接结构20包括正向偏压部40的边缘端接结构和反向偏压部50的边缘端接结构。多个场限制环(FLR)41、51以及多个场板(FP)44、54设置在正向偏压部40的边缘端接结构和反向偏压部的边缘端接结构中。多个FP 44的最靠近反向偏压部50的边缘端接结构的第一正向FP 45形成为朝隔离区30侧延伸。多个FP 54的最靠近正向偏压部40的边缘端接结构的第一反向FP 55形成为朝隔离区10侧延伸。第一反向FP 55在施加正向电压时终止耗尽层从有源区10扩展。第一正向FP 45在施加反向电压时终止耗尽层从隔离区30扩展。

公开(公告)号：CN117355946A

公开(公告)日：2024-01-05

申请号：CN202280036915.0

申请日：2022-06-28

Applicant: 富士电机株式会社

Inventor： 井口研一

IPC: H01L29/78

Abstract: 本发明提供一种半导体装置，其具有MOS栅结构，所述半导体装置具备：半导体基板；第一层间绝缘膜，其设置于半导体基板的上表面的上方，并且具有第一开口；以及第二层间绝缘膜，其层积于第一层间绝缘膜上，并且具有在俯视时与第一开口重叠的第二开口，在第一层间绝缘膜与第二层间绝缘膜之间的边界高度处，第一开口的第一方向上的宽度与第二开口的第一方向上的宽度不同。

公开(公告)号：CN105518829B

公开(公告)日：2018-01-26

申请号：CN201480048546.2

申请日：2014-04-18

Applicant: 富士电机株式会社

Inventor： 井口研一 ,  中泽治雄 ,  中嵨经宏 ,  荻野正明 ,  立岡正明

IPC: H01L21/28

CPC classification number: H01L21/28518 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802

Abstract: 首先，以覆盖MOS栅极结构上的层间绝缘膜(37)的方式形成钛层(39)。接下来，形成与源极区(33)接触的镍层(40)。接着，通过在利用微波形成的氢等离子体气氛中暴露整个碳化硅晶片，从而利用氢自由基使镍层(40)发热而进行加热。此时，钛层(39)进行表面的氧化膜的还原而不发热。因此，通过来自镍层(40)的热传导而仅加热镍层(40)的正下方的源极区(33)。这样，在碳化硅晶片与镍层(40)的界面形成硅化物层，从而能够形成接触电阻低的欧姆接触。另外，由于MOS栅极结构不被加热，所以能够防止元件特性劣化。另外，即使在形成背面电极(41，42)时，也同样地利用氢等离子体处理。