-
公开(公告)号：CN110785852A
公开(公告)日：2020-02-11
申请号：CN201880035669.0
申请日：2018-10-24
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/336 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/12 , H01L29/78 , H01L29/861 , H01L29/868
Abstract: 本发明提供半导体装置，其具有半导体基板，半导体基板具备二极管区、晶体管区和位于二极管区与晶体管区之间的边界区，边界区包括在半导体基板的正面侧的预先确定的深度位置从与二极管区邻接的端部起向晶体管区侧延伸设置的缺陷区，且边界区的至少一部分不具有在半导体基板的正面露出的第1导电型的发射区，晶体管区在夹在相邻的2个沟槽部之间且具有发射区的台面部中的最靠近边界区的台面部的下方不具有缺陷区。
-
公开(公告)号：CN103875076B
公开(公告)日：2017-09-01
申请号：CN201280050172.9
申请日：2012-11-15
Applicant: 富士电机株式会社
Inventor： 小野沢勇一
IPC: H01L29/78 , H01L29/06 , H01L29/739
CPC classification number: H01L29/7397 , H01L29/0615 , H01L29/0619 , H01L29/063 , H01L29/1095 , H01L29/402 , H01L29/66348
Abstract: 公开了一种绝缘栅型半导体装置，所述绝缘栅型半导体装置中，在隔着栅绝缘膜（5a）填充有栅电极（6）的沟槽（10）之间的基板表面层上具备：具有p基极区域（3）和n+发射极区域（4）并与发射极电极（8）导电接触的区域、以及通过其与发射极电极（8）之间夹设的绝缘膜（7）被电位绝缘的p型浮置区域（20）。所述绝缘栅型半导体装置被构造为p型浮置区域（20）的深度比沟槽（10）深，并且其杂质浓度低于p基极区域（3）的杂质浓度。
-
公开(公告)号：CN106549046A
公开(公告)日：2017-03-29
申请号：CN201610796522.6
申请日：2016-08-31
Applicant: 富士电机株式会社
Inventor： 小野沢勇一
IPC: H01L29/739 , H01L23/58
Abstract: 本发明提供能够进行虚拟沟槽部的筛选的半导体装置。本发明提供的半导体装置具备：半导体基板；虚拟沟槽部，其形成于半导体基板的表面侧；发射极，其形成于半导体基板的表面的上方，并具有俯视下的外周凹陷而成凹陷部；虚拟焊盘，其与虚拟沟槽部电连接，在俯视下至少一部分形成于凹陷部的内侧；以及虚拟线，其将发射极与虚拟焊盘电连接。
-
Patent Agency Ranking
公开(公告)号：CN106549046B
公开(公告)日：2020-11-20
申请号：CN201610796522.6
申请日：2016-08-31
Applicant: 富士电机株式会社
Inventor： 小野沢勇一
IPC: H01L29/739 , H01L23/58
Abstract: 本发明提供能够进行虚拟沟槽部的筛选的半导体装置。本发明提供的半导体装置具备：半导体基板；虚拟沟槽部，其形成于半导体基板的表面侧；发射极，其形成于半导体基板的表面的上方，并具有俯视下的外周凹陷而成凹陷部；虚拟焊盘，其与虚拟沟槽部电连接，在俯视下至少一部分形成于凹陷部的内侧；以及虚拟线，其将发射极与虚拟焊盘电连接。
-
公开(公告)号：CN106549035A
公开(公告)日：2017-03-29
申请号：CN201610773105.X
申请日：2016-08-30
Applicant: 富士电机株式会社
IPC: H01L29/06 , H01L29/40 , H01L29/861
CPC classification number: H01L29/0615 , H01L29/0619 , H01L29/08 , H01L29/0834 , H01L29/1095 , H01L29/402 , H01L29/7397 , H01L29/7805 , H01L29/7811
Abstract: 本发明的目的在于提高半导体装置中的反向恢复时的耐量。本发明提供一种半导体装置，该半导体装置具备：第一传导型的半导体基板；形成于半导体基板的正面的第二传导型的第一区域；位于半导体基板的正面而与第一区域邻接地形成并且比第一区域浓度高的第二传导型的第二区域；位于半导体基板的正面而与第二区域邻接地形成并且比第二区域浓度高的第二传导型的第三区域；覆盖第二区域的一部分以及第三区域的绝缘膜；以及与未被绝缘膜覆盖的第一区域以及第二区域连接的电极。
-
公开(公告)号：CN103875076A
公开(公告)日：2014-06-18
申请号：CN201280050172.9
申请日：2012-11-15
Applicant: 富士电机株式会社
Inventor： 小野沢勇一
IPC: H01L29/78 , H01L29/06 , H01L29/739
CPC classification number: H01L29/7397 , H01L29/0615 , H01L29/0619 , H01L29/063 , H01L29/1095 , H01L29/402 , H01L29/66348
Abstract: 本发明公开了一种绝缘栅型半导体装置，所述绝缘栅型半导体装置中，在隔着栅绝缘膜（5a）填充有栅电极（6）的沟槽（10）之间的基板表面层上具备：具有p基极区域（3）和n+发射极区域（4）并与发射极电极（8）导电接触的区域、以及通过其与发射极电极（8）之间夹设的绝缘膜（7）被电位绝缘的p型浮置区域（20）。所述绝缘栅型半导体装置被构造为p型浮置区域（20）的深度比沟槽（10）深，并且其杂质浓度低于p基极区域（3）的杂质浓度。
-
公开(公告)号：CN110785852B
公开(公告)日：2023-10-24
申请号：CN201880035669.0
申请日：2018-10-24
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/336 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/12 , H01L29/78 , H01L29/861 , H01L29/868
Abstract: 本发明提供半导体装置，其具有半导体基板，半导体基板具备二极管区、晶体管区和位于二极管区与晶体管区之间的边界区，边界区包括在半导体基板的正面侧的预先确定的深度位置从与二极管区邻接的端部起向晶体管区侧延伸设置的缺陷区，且边界区的至少一部分不具有在半导体基板的正面露出的第1导电型的发射区，晶体管区在夹在相邻的2个沟槽部之间且具有发射区的台面部中的最靠近边界区的台面部的下方不具有缺陷区。
-
公开(公告)号：CN106549035B
公开(公告)日：2021-04-27
申请号：CN201610773105.X
申请日：2016-08-30
Applicant: 富士电机株式会社
IPC: H01L29/06 , H01L29/40 , H01L29/861
Abstract: 本发明的目的在于提高半导体装置中的反向恢复时的耐量。本发明提供一种半导体装置，该半导体装置具备：第一传导型的半导体基板；形成于半导体基板的正面的第二传导型的第一区域；位于半导体基板的正面而与第一区域邻接地形成并且比第一区域浓度高的第二传导型的第二区域；位于半导体基板的正面而与第二区域邻接地形成并且比第二区域浓度高的第二传导型的第三区域；覆盖第二区域的一部分以及第三区域的绝缘膜；以及与未被绝缘膜覆盖的第一区域以及第二区域连接的电极。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.017 seconds)
