半导体装置
    1.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN112349766A

    公开(公告)日:2021-02-09

    申请号:CN202010572103.0

    申请日:2020-06-22

    Abstract: 本发明提供半导体装置。抑制半导体装置的因温度变化引起的特性变化。所述半导体装置具备:半导体基板,其设置有第1导电型的漂移区;晶体管部,其具有与半导体基板的下表面接触的第2导电型的集电区;二极管部,其具有与半导体基板的下表面接触的第1导电型的阴极区,且沿着在半导体基板的上表面的排列方向与晶体管部交替地配置,晶体管部中的、从靠近半导体基板在排列方向上的中央的晶体管部起依次选择的2个以上的晶体管部在排列方向上的宽度比其他任一晶体管部在排列方向上的宽度大。

    半导体装置
    2.
    发明公开

    公开(公告)号:CN108447903A

    公开(公告)日:2018-08-24

    申请号:CN201810151457.0

    申请日:2018-02-14

    Abstract: 本发明提供一种半导体装置,其具备:半导体基板,形成有有源部和边缘部;上部电极,设置在半导体基板的上方;绝缘膜,设置在半导体基板与上部电极之间,并形成有接触孔;第一导电型的漂移区,形成在半导体基板的内部;第二导电型的基区,形成在有源部,并经由接触孔与上部电极连接;第二导电型的阱区,形成在边缘部,并与上部电极分离;以及第二导电型的延长区,从基区向阱区的方向延伸地形成,并通过绝缘膜与上部电极分离,从接触孔的阱区侧的端部到延长区的阱区侧的端部为止的第一距离与从延长区的阱区侧的端部到阱区为止的第二距离之和小于有源部中的半导体基板的厚度。

    半导体装置
    3.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118056280A

    公开(公告)日:2024-05-17

    申请号:CN202380013797.6

    申请日:2023-04-27

    Abstract: 本发明提供一种半导体装置,该半导体装置具有:半导体基板,其具有上表面和下表面,并具有第一导电型的漂移区;以及第一导电型的缓冲区,其设置于所述漂移区与所述半导体基板的所述下表面之间,且第一导电型的缓冲区的掺杂浓度高于所述漂移区的掺杂浓度,所述缓冲区具有:第一复合中心密度峰;以及第二复合中心密度峰,其配置在比所述第一复合中心密度峰更靠所述半导体基板的所述上表面侧的位置,所述第二复合中心密度峰在深度方向上的积分值大于所述第一复合中心密度峰在深度方向上的积分值。

    半导体装置及半导体装置的制造方法

    公开(公告)号:CN118053898A

    公开(公告)日:2024-05-17

    申请号:CN202311244292.9

    申请日:2023-09-25

    Abstract: 本发明提供一种半导体装置及半导体装置的制造方法。在半导体装置中,期望抑制故障。该半导体装置具备:有源部,其配置于上表面电极的下方;以及边缘终端结构部,其在俯视时配置于上表面电极与半导体基板的端边之间,有源部具有有源集电区,边缘终端结构部具有边缘集电区,有源集电区的载流子浓度的在深度方向上的积分值比边缘集电区的载流子浓度的在深度方向上的积分值大。有源集电区的深度方向上的上端位置与边缘集电区的深度方向上的上端位置可以不同。

    半导体装置
    6.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN114846622A

    公开(公告)日:2022-08-02

    申请号:CN202180007468.1

    申请日:2021-04-01

    Abstract: 本发明提供一种具备栅极沟槽部、以及与栅极沟槽部相邻的虚设沟槽部的半导体装置。半导体装置可以具备:第一导电型的漂移区,其设置在半导体基板;第二导电型的基区,其设置在漂移区的上方;第一导电型的发射区,其设置在基区的上方,并且掺杂浓度比漂移区的掺杂浓度高;以及第二导电型的接触区,其设置在基区的上方,并且掺杂浓度比基区的掺杂浓度高。在栅极沟槽部与虚设沟槽部之间的台面部,接触区可以设置在发射区的靠虚设沟槽部侧的下端的下方。

    半导体装置
    8.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN119855172A

    公开(公告)日:2025-04-18

    申请号:CN202411163733.7

    申请日:2024-08-23

    Inventor: 三塚要

    Abstract: 本发明提供一种能够提高针对过电流的保护性能的半导体装置。在同一半导体基板,在有源有效区设置有主半导体元件,在有源有效区以外的感测区设置有用于检测在主半导体元件流通的过电流的电流感测部。主半导体元件和电流感测部是沟槽栅结构的纵型IGBT。主半导体元件在全部的单元具有CS区。电流感测部的单元中的一部分单元与主半导体元件的单元是相同的结构,一部分单元具有从主半导体元件的单元排除CS区而得的结构。通过在电流感测部的单元不设置CS区,从而使感测区中的CS区的每单位面积的平均载流子浓度变得比有源有效区中的CS区的每单位面积的平均载流子浓度低。

Patent Agency Ranking