公开(公告)号：CN114846622A

公开(公告)日：2022-08-02

申请号：CN202180007468.1

申请日：2021-04-01

Applicant: 富士电机株式会社

Inventor： 三塚要 ,  唐本祐树

IPC: H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739

Abstract: 本发明提供一种具备栅极沟槽部、以及与栅极沟槽部相邻的虚设沟槽部的半导体装置。半导体装置可以具备：第一导电型的漂移区，其设置在半导体基板；第二导电型的基区，其设置在漂移区的上方；第一导电型的发射区，其设置在基区的上方，并且掺杂浓度比漂移区的掺杂浓度高；以及第二导电型的接触区，其设置在基区的上方，并且掺杂浓度比基区的掺杂浓度高。在栅极沟槽部与虚设沟槽部之间的台面部，接触区可以设置在发射区的靠虚设沟槽部侧的下端的下方。

公开(公告)号：CN116457944A

公开(公告)日：2023-07-18

申请号：CN202280007099.0

申请日：2022-03-30

Applicant: 富士电机株式会社

Inventor： 唐本祐树 ,  三塚要 ,  伊仓巧裕

IPC: H01L29/06

Abstract: 提供一种半导体装置，所述半导体装置具备半导体基板，半导体基板具备：有源部；以及多个栅极沟槽部，其在半导体基板的上表面设置在有源部，并沿着延伸方向延伸，所述半导体装置还具备：栅极布线，其设置在有源部与半导体基板的端边之间；以及多个栅极多晶硅，其沿着端边相互分离地配置，并将多个栅极沟槽部分别连接到栅极布线。

公开(公告)号：CN114981980A

公开(公告)日：2022-08-30

申请号：CN202180010837.2

申请日：2021-07-01

Applicant: 富士电机株式会社

Inventor： 唐本祐树

IPC: H01L29/78 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739

Abstract: 提供一种半导体装置，其具有漂移区、基区、两个沟槽部以及台面部，两个沟槽部中的至少一方为栅极沟槽部，台面部具有：第一导电型的发射区，其被设置为在台面部的上表面露出；第二导电型的接触区，其被设置为在延伸方向上与发射区交替地在台面部的上表面露出；以及第二导电型的连接区，其被设置为在俯视时与发射区重叠，并与栅极沟槽部分离地配置，该第二导电型的连接区配置于比台面部的上表面靠下方的位置，并将在延伸方向上夹着发射区的两个接触区连接，该第二导电型的连接区的掺杂浓度比基区的掺杂浓度高。

公开(公告)号：CN117594632A

公开(公告)日：2024-02-23

申请号：CN202310913998.3

申请日：2023-07-24

Applicant: 富士电机株式会社

Inventor： 唐本祐树 ,  三塚要

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明提供一种抑制浪涌电压的半导体装置。该半导体装置具备第一导电型的缓冲区，其设置于半导体基板的下表面与漂移区之间，在半导体基板的深度方向上具有三个以上的掺杂浓度峰，且该缓冲区的浓度比漂移区的浓度高，三个以上的掺杂浓度峰包括距半导体基板的下表面最远的最深峰和距半导体基板的下表面第二近的第二峰，在深度方向上，第二峰的峰宽为最深峰的峰宽的2倍以上。

公开(公告)号：CN117397042A

公开(公告)日：2024-01-12

申请号：CN202280038046.5

申请日：2022-10-25

Applicant: 富士电机株式会社

Inventor： 三塚要 ,  唐本祐树

IPC: H01L29/78

Abstract: 本发明提供一种半导体装置，具备栅极沟槽部、以及与所述栅极沟槽部邻接的第一沟槽部，所述半导体装置具备：第一导电型的漂移区，其设置于半导体基板；第二导电型的基区，其设置于漂移区的上方；第一导电型的发射区，其设置于基区的上方，并且掺杂浓度高于漂移区的掺杂浓度；以及第二导电型的接触区，其设置于基区的上方，并且掺杂浓度高于基区的掺杂浓度。接触区在栅极沟槽部与第一沟槽部之间的台面部可以具有从第一沟槽部延伸至发射区的下端的下方而设置地第一接触区和第二接触区。在沟槽排列方向上，第一接触部可以设置为从第一沟槽部起比第二接触部从第一沟槽部起延伸得更长。