公开(公告)号：CN119302055A

公开(公告)日：2025-01-10

申请号：CN202380042634.0

申请日：2023-11-02

Applicant: 富士电机株式会社

Inventor： 吉田崇一

IPC: H10D30/60 ,  H10D12/00 ,  H10D62/80 ,  H10D8/00 ,  H10D8/50

Abstract: 本发明提供一种半导体装置以及半导体模块，所述半导体装置具备：半导体基板，其具有设置有晶体管部的有源部；发射电极，其设置在所述半导体基板的正面的上方；以及保护膜，其设置在所述发射电极的上方，所述有源部具有设置在所述半导体基板的正面的第一导电型的发射区、第二导电型的接触区和多个沟槽部，所述发射电极具有未被所述保护膜覆盖的露出部，所述有源部在设置有所述露出部的区域中具有第一区域和第二区域，所述第二区域设置在所述第一区域的外周且沟道密度比所述第一区域的沟道密度低。

公开(公告)号：CN112823414B

公开(公告)日：2024-07-30

申请号：CN202080005494.6

申请日：2020-02-20

Applicant: 富士电机株式会社

Inventor： 吉田崇一

IPC: H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/78 ,  H01L29/739 ,  H01L21/336

Abstract: 提供一种半导体装置，其具备半导体基板和设置在半导体基板的上表面的上方的发射电极，半导体基板具有：第一导电型的漂移区；第二导电型的基区，其设置在漂移区与半导体基板的上表面之间；第二导电型的接触区，其设置在基区与半导体基板的上表面之间，并且掺杂浓度高于基区的掺杂浓度；沟槽接触部，其连接于发射电极，并且以贯穿接触区的方式设置，且为导电材料；以及第二导电型的高浓度插塞区，其与沟槽接触部的底部接触地设置，并且掺杂浓度高于接触区的掺杂浓度。

公开(公告)号：CN114730804A

公开(公告)日：2022-07-08

申请号：CN202180006221.8

申请日：2021-04-28

Applicant: 富士电机株式会社

Inventor： 吉田崇一

IPC: H01L29/78

Abstract: 提供一种半导体装置，其具备：晶体管部，其设置于半导体基板，并在半导体基板的正面侧具有第一导电型的发射区，在半导体基板的背面侧具有第二导电型的集电区；二极管部，其设置于半导体基板，并在半导体基板的背面侧具有第一导电型的阴极区；多个沟槽部，其在与半导体基板的正面平行的面上，以沿预先设定的延伸方向延伸的方式设置；以及发射电极，其设置于半导体基板的上方，并与半导体基板的正面电连接，将从用于将发射电极与半导体基板的正面电连接的接触孔的延伸方向上的端部朝向半导体基板的背面的直线设为第一垂线，将相对于第一垂线呈预先设定的角度θ1并且通过接触孔的延伸方向上的端部E1的直线设为第一直线，第一直线与半导体基板的背面相交的位置M1在延伸方向上位于阴极区的外侧。

公开(公告)号：CN105210187A

公开(公告)日：2015-12-30

申请号：CN201480021099.1

申请日：2014-10-03

Applicant: 富士电机株式会社

Inventor： 田村正树 ,  吉田崇一 ,  安达新一郎

IPC: H01L27/04 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/417 ,  H01L29/423 ,  H01L29/47 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L27/0664 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/456 ,  H01L29/66348 ,  H01L29/7397

Abstract: 在IGBT部(21)配置IGBT，在FWD部(22)配置FWD。在IGBT部(21)中，在相邻的沟槽(2)间的台面部，在基板正面沿着沟槽(2)长度方向交替地露出p基区(5-1)与n-漂移区(1)。在FWD部(22)中，在台面部，在基板正面沿着沟槽(2)长度方向交替地露出p阳极区(5-2)与n-漂移区(1)，形成n-漂移区(1)的被夹在p阳极区(5-2)间的部分和与该部分接触的一个p阳极区(5-2)作为一个单元区域的重复结构。在一个单元区域内，p阳极区(5-2)所占的比例(阳极比率)(α)为50％～100％。由此，能够提高将IGBT与FWD内置于同一半导体基板的RC-IGBT的二极管特性。

公开(公告)号：CN119208363A

公开(公告)日：2024-12-27

申请号：CN202411255783.8

申请日：2019-11-14

Applicant: 富士电机株式会社

Inventor： 加藤由晴 ,  安喰彻 ,  白川彻 ,  高桥美咲 ,  三塚要 ,  吉村尚 ,  小野泽勇一 ,  泷下博 ,  吉田崇一

IPC: H01L29/739 ,  H01L29/36 ,  H01L21/331 ,  H01L21/265 ,  H01L21/324

Abstract: 本发明提供一种半导体装置，具备半导体基板，半导体基板具有含氢的含氢区，含氢区具有载流子浓度比根据所含有的氢的浓度和氢的活化率确定的虚拟载流子浓度高的高浓度区。半导体基板具有N型的漂移区、以与半导体基板的上表面接触的方式设置且载流子浓度比漂移区的载流子浓度高的N型的发射区、设置在发射区与漂移区之间的P型的基区、以与半导体基板的下表面接触的方式设置的P型的集电区、以及设置在集电区与漂移区之间且载流子浓度比漂移区的载流子浓度高的N型的缓冲区，含氢区被包含在缓冲区中。

公开(公告)号：CN112219263B

公开(公告)日：2024-09-27

申请号：CN201980028584.4

申请日：2019-11-14

Applicant: 富士电机株式会社

Inventor： 加藤由晴 ,  安喰彻 ,  白川彻 ,  高桥美咲 ,  三塚要 ,  吉村尚 ,  小野泽勇一 ,  泷下博 ,  吉田崇一

IPC: H01L21/265 ,  H01L21/322 ,  H01L29/78 ,  H01L29/739 ,  H01L21/336

Abstract: 本发明提供一种半导体装置，具备半导体基板，半导体基板具有含氢的含氢区，含氢区具有载流子浓度比根据所含有的氢的浓度和氢的活化率确定的虚拟载流子浓度高的高浓度区。半导体基板具有N型的漂移区、以与半导体基板的上表面接触的方式设置且载流子浓度比漂移区的载流子浓度高的N型的发射区、设置在发射区与漂移区之间的P型的基区、以与半导体基板的下表面接触的方式设置的P型的集电区、以及设置在集电区与漂移区之间且载流子浓度比漂移区的载流子浓度高的N型的缓冲区，含氢区被包含在缓冲区中。

公开(公告)号：CN113506800A

公开(公告)日：2021-10-15

申请号：CN202110776239.8

申请日：2017-12-15

Applicant: 富士电机株式会社

Inventor： 吉田崇一

IPC: H01L27/07 ,  H01L27/088 ,  H01L21/22 ,  H01L21/322 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/10 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L21/331

Abstract: 提供一种半导体装置，具备：半导体基板；晶体管部，其设置于所述半导体基板，且在所述半导体基板的上表面侧具有第一导电型的发射区，在所述半导体基板的下表面侧具有第二导电型的集电区；二极管部，其设置于所述半导体基板，且在所述半导体基板的下表面侧具有第一导电型的阴极区；发射电极，其设置在所述半导体基板的上表面的上方；以及保护膜，其至少一部分设置在发射电极的上方，所述阴极区在与所述半导体基板的上表面平行的面不与所述保护膜重叠。

公开(公告)号：CN112543993A

公开(公告)日：2021-03-23

申请号：CN201980050332.1

申请日：2019-12-03

Applicant: 富士电机株式会社

Inventor： 小幡智幸 ,  吉田崇一

IPC: H01L21/8234 ,  H01L27/06 ,  H01L29/78 ,  H01L29/739

Abstract: 半导体装置期望耐量高。提供一种半导体装置，其具备：半导体基板；有源部，设置于半导体基板；第一阱区和第二阱区，设置于半导体基板，并配置为在俯视时夹着有源部；周边阱区，设置于半导体基板，并配置为在俯视时包围有源部；中间阱区，设置于半导体基板，并在俯视时配置在第一阱区和第二阱区之间；第一焊盘，配置在第一阱区的上方；第二焊盘，配置在第二阱区的上方；以及温度感测二极管，配置在中间阱区的上方。

公开(公告)号：CN109314139A

公开(公告)日：2019-02-05

申请号：CN201780032407.4

申请日：2017-09-15

Applicant: 富士电机株式会社 ,  株式会社电装

Inventor： 宫田大嗣 ,  野口晴司 ,  吉田崇一 ,  田边広光 ,  河野宪司 ,  大仓康嗣

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/41 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 对插塞电极(12)进行凹蚀而使其仅残留在接触孔(8a)的内部，并且使层间绝缘膜(8)的上表面(8e)上的阻挡金属(9)露出。然后，对阻挡金属(9)进行凹蚀，使层间绝缘膜(8)的上表面(8e)露出。然后，形成其余的元件结构，并利用氦或电子束照射控制寿命，之后进行氢退火。在该氢退火时，由于在覆盖栅电极(4)的层间绝缘膜(8)的上表面(8e)不存在阻挡金属(9)，所以能够使氢原子到达台面部。由此，因氦或电子束的照射而产生于台面部的晶格缺陷恢复，栅极阈值电压恢复。由此，即使在对于具备插塞电极隔着阻挡金属埋入接触孔的结构的半导体装置进行了寿命控制的情况下也能稳定且容易地得到该半导体装置的预定特性。

公开(公告)号：CN107408576A

公开(公告)日：2017-11-28

申请号：CN201680012460.3

申请日：2016-08-08

Applicant: 富士电机株式会社

Inventor： 向井弘治 ,  吉田崇一

IPC: H01L29/78 ,  H01L21/265 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 从基板背面侧以不同的射程进行多次质子照射，在形成深度不同的第一～第四n型层(10a)～(10d)后，使质子活化。接着，从基板背面向比质子照射的射程更深的位置照射氦，导入晶格缺陷。在调整晶格缺陷量的热处理时，使第四n型层(10d)中未活化的质子扩散，形成在第四n型层(10d)的阳极侧与第四n型层(10d)接触，并且具有伴随着朝向阳极侧而以比第四n型层(10d)更平缓的倾斜来减小的载流子浓度分布的第五n型层(10e)。由包含该质子及氦的第五n型层(10e)、和包含质子的第一～第四n型层(10a)～(10d)构成n型FS层(10)。由此，提供能够提高可靠性并且能够实现低成本化的半导体装置。