-
公开(公告)号:CN102210019B
公开(公告)日:2013-11-27
申请号:CN200980144969.3
申请日:2009-10-27
Applicant: 国际商业机器公司
IPC: H01L21/768
CPC classification number: H01L21/743 , H01L21/28518 , H01L21/76224 , H01L21/8249 , H01L27/0623 , H01L29/41 , H01L2924/0002 , H01L2924/00
Abstract: 一种沟槽接触硅化物(78)被形成在接触沟槽的内壁上,所述接触沟槽到达半导体衬底(8)中的掩埋的导电层(30)以降低透穿件结构的寄生电阻。所述沟槽接触硅化物(78)被形成在所述沟槽的底部处、侧壁上以及所述半导体衬底(8)的顶表面的一部分上。所述沟槽随后以中段制程(MOL)电介质加以填充。接触过孔(98)被形成在所述沟槽接触硅化物(78)上。所述沟槽接触硅化物(78)可经由与金属层的单一硅化反应或经由与多个金属层的多个硅化反应而形成。
-
公开(公告)号:CN1860591A
公开(公告)日:2006-11-08
申请号:CN200480028359.4
申请日:2004-09-30
Applicant: 国际商业机器公司
IPC: H01L21/302 , H01L21/461
CPC classification number: H01L27/0738 , H01L27/0802 , H01L28/20
Abstract: 公开了一种用于制造精密多晶硅电阻器的工艺,该工艺可以精确控制所制造的多晶硅电阻器的表面电阻率的容差。该工艺通常包括对具有部分形成的多晶硅电阻器的晶片实施发射极/FET激活快速热退火(RTA),随后在多晶硅(56)上沉积保护介质层(62),将杂质(64)穿过保护介质层注入到多晶硅(56)中以限定多晶硅电阻器的电阻,并形成硅化物(66)。
-
公开(公告)号:CN101681934B
公开(公告)日:2011-07-06
申请号:CN200880015898.2
申请日:2008-06-25
Applicant: 国际商业机器公司
IPC: H01L29/80 , H01L21/338 , H01L29/812
CPC classification number: H01L29/808 , H01L27/0617 , H01L27/098 , H01L29/36 , H01L29/66901
Abstract: 一种结型场效应管(JFET)(图4)具有超突变结层(54),其作为结型场效应管的沟道。超突变结层(54)通过两种相反类型的掺杂剂分布(50,52)来形成,使得一种掺杂剂浓度分布在另一掺杂剂分布的尾端具有峰值浓度深度。沟道的电压偏置是由主体(16)所提供,该主体与栅极掺杂有相同类型的掺杂剂。这与常规结型场效应管形成对照,常规JFET中主体具有与栅极掺杂相反导电类型的掺杂剂。通过形成在主体与衬底之间,或形成在主体下的掩埋导体层与衬底之间的另一反偏结(图8,16与110),主体(16)可与衬底电解耦(图4,10与30)。形成薄超突变结层(54)的能力容许在绝缘体上半导体衬底中形成结型场效应管(图11,210,230)。
-
公开(公告)号:CN1959985A
公开(公告)日:2007-05-09
申请号:CN200610143137.8
申请日:2006-11-01
Applicant: 国际商业机器公司
CPC classification number: H01L27/0814 , H01L27/0664 , H01L27/0823 , H01L29/0821 , H01L29/7371 , H01L29/868
Abstract: 一种结构包括单晶片,具有在第一厚度的第一区域中形成的第一子集电极和在与第一厚度不同的第二厚度的第二区域中形成的第二子集电极。还旨在提供一种方法,该方法包括提供包括第一层的衬底并且在第一层中形成第一掺杂区域。该方法还包括在第一层上形成第二层并且在第二层中形成第二掺杂区域。第二掺杂区域以不同于第一掺杂区域的深度形成。该方法还包括在第一层中形成第一通孔并且在第二层中形成第二通孔以连接第一通孔到表面。
-
公开(公告)号:CN103003949A
公开(公告)日:2013-03-27
申请号:CN201180035318.8
申请日:2011-06-29
Applicant: 国际商业机器公司
IPC: H01L29/872 , H01L29/47
CPC classification number: H01L29/872 , H01L21/761 , H01L29/0619 , H01L29/0646 , H01L29/0692 , H01L29/66143
Abstract: 一种肖特基势垒二极管包括第一类型衬底(100);第二类型阱隔离区(102),其在所述第一类型衬底上;以及第一类型阱区(110),其在所述第二类型阱隔离区上。对于在此的实施例,称为周边电容阱结环(106)的特征在所述第二类型阱隔离区上。第二类型阱区(104)在所述第二类型阱隔离区上。所述周边电容阱结环为位于所述第一类型阱区和所述第二类型阱区之间并将其分离。第二类型接触区(108)在所述第二类型阱区上,且第一类型接触区(112)接触所述第一类型阱区的内部部分。所述第一类型阱区的内部部分位于所述第一类型接触区的中心内。此外,第一欧姆金属层(124)为在所述第一类型接触区上,且第二欧姆金属层(126)在所述第一类型阱区上。所述第一欧姆金属层在构成所述肖特基势垒二极管的肖特基势垒的结处接触所述第二欧姆金属层。
-
公开(公告)号:CN102301484A
公开(公告)日:2011-12-28
申请号:CN201080006267.1
申请日:2010-01-27
Applicant: 国际商业机器公司
IPC: H01L29/808 , H01L21/337 , H01L29/10 , H01L29/08 , H01L29/06
CPC classification number: H01L29/1058 , H01L29/0653 , H01L29/0692 , H01L29/0843 , H01L29/1608 , H01L29/161 , H01L29/20 , H01L29/22 , H01L29/66901 , H01L29/808
Abstract: 一种半导体衬底中的结型场效应晶体管(JFET),其包括源极区域、漏极区域、沟道区域、上栅极区域和下栅极区域。下栅极区域电连接至上栅极区域。上栅极区域和下栅极区域对流过沟道区域的电流进行控制。通过执行将源极区域的厚度扩展至大于漏极区域的厚度的深度的离子注入步骤,形成非对称JFET。源极区域的深度相对于漏极区域的深度的扩展减小了少数电荷载流子行进通过沟道区域的长度、降低了JFET的导通电阻并且增加了JFET的导通电流,从而在不减小可允许的Vds或动态增加Voff/Vpinch的情况下增强了JFET的整体性能。
-
公开(公告)号:CN102257622A
公开(公告)日:2011-11-23
申请号:CN200980151846.2
申请日:2009-12-15
Applicant: 国际商业机器公司
IPC: H01L29/93
CPC classification number: H01L29/93 , H01L27/0805 , H01L27/0808 , H01L29/66181 , H01L29/945
Abstract: 本发明揭示一种与深沟槽电容器结构(20,30B,40B)兼容的深沟槽变容器结构(30A,40A,50)及其制造方法。在第二深沟槽(HB)上形成掩埋板层(20),而保护第一沟槽(11A)免于形成任何掩埋板层。深沟槽的内部填充导电材料,以形成内部电极(40A,40B)。在外面与第一深沟槽的部分邻接形成至少一个掺杂阱(50),其构成至少一个外部变容器电极。多个掺杂阱(50,60)可并联,以提供具有复杂的电压依赖性的电容的变容器(30A,40A,50,60)。掩埋板层以及与其相连的另一掺杂阱(52)构成第二深沟槽上所形成的线性电容器的外部电极。
-
公开(公告)号:CN101681934A
公开(公告)日:2010-03-24
申请号:CN200880015898.2
申请日:2008-06-25
Applicant: 国际商业机器公司
IPC: H01L29/80 , H01L21/338 , H01L29/812
CPC classification number: H01L29/808 , H01L27/0617 , H01L27/098 , H01L29/36 , H01L29/66901
Abstract: 一种结型场效应管(JFET)(图4)具有超突变结层(54),其作为结型场效应管的沟道。超突变结层(54)通过两种相反类型的掺杂剂分布(50,52)来形成,使得一种掺杂剂浓度分布在另一掺杂剂分布的尾端具有峰值浓度深度。沟道的电压偏置是由主体(16)所提供,该主体与栅极掺杂有相同类型的掺杂剂。这与常规结型场效应管形成对照,常规JFET中主体具有与栅极掺杂相反导电类型的掺杂剂。通过形成在主体与衬底之间,或形成在主体下的掩埋导体层与衬底之间的另一反偏结(图8,16与110),主体(16)可与衬底电解耦(图4,10与30)。形成薄超突变结层(54)的能力容许在绝缘体上半导体衬底中形成结型场效应管(图11,210,230)。
-
公开(公告)号:CN102257622B
公开(公告)日:2014-06-11
申请号:CN200980151846.2
申请日:2009-12-15
Applicant: 国际商业机器公司
IPC: H01L29/93
CPC classification number: H01L29/93 , H01L27/0805 , H01L27/0808 , H01L29/66181 , H01L29/945
Abstract: 本发明揭示一种与深沟槽电容器结构(20,30B,40B)兼容的深沟槽变容器结构(30A,40A,50)及其制造方法。在第二深沟槽(HB)上形成掩埋板层(20),而保护第一沟槽(11A)免于形成任何掩埋板层。深沟槽的内部填充导电材料,以形成内部电极(40A,40B)。在外面与第一深沟槽的部分邻接形成至少一个掺杂阱(50),其构成至少一个外部变容器电极。多个掺杂阱(50,60)可并联,以提供具有复杂的电压依赖性的电容的变容器(30A,40A,50,60)。掩埋板层以及与其相连的另一掺杂阱(52)构成第二深沟槽上所形成的线性电容器的外部电极。
-
公开(公告)号:CN103354953A
公开(公告)日:2013-10-16
申请号:CN201280007104.4
申请日:2012-01-17
Applicant: 国际商业机器公司
IPC: H01L29/872 , H01L21/328
CPC classification number: H01L29/66143 , G06F17/5068 , H01L29/872
Abstract: 公开了肖特基势垒二极管(100)的实施例。该肖特基势垒二极管可以在具有掺杂区域(110)的半导体衬底(101)中形成,掺杂区域(110)具有第一导电类型。在所述衬底的顶表面(102)处,沟槽隔离结构(120)横向围绕所述掺杂区域的区段(111)。半导体层(150)可以位于所述衬底的所述顶表面上。该半导体层可以具有在所述掺杂区域的限定部分(111)之上的肖特基势垒部分(151),并具有在所述沟槽隔离结构之上横向围绕所述肖特基势垒部分的保护环部分(152)。所述肖特基势垒部分可以具有所述第一导电类型,所述保护环部分可以具有不同于所述第一导电类型的第二导电类型。金属硅化物层(140)可以覆在所述半导体层上。还公开了该肖特基势垒二极管的形成方法和所述肖特基势垒二极管的设计结构的实施例。
-
-
-
-
-
-
-
-
-