-
公开(公告)号：CN101114632B
公开(公告)日：2010-06-16
申请号：CN200710139143.0
申请日：2007-07-26
Applicant: 国际商业机器公司
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L21/76838 , H01L21/8249 , H01L23/53228 , H01L23/53257 , H01L23/53295 , H01L27/0623 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体结构及其制造方法。该半导体结构包括(a)衬底；(b)在所述衬底上的第一半导体器件；(c)在所述第一半导体器件上的N ILD(级间介质)层，其中N是大于1的整数；以及(d)与所述第一半导体器件电连接的导电线。所述导电线适于负载在平行于N ILD层的两个连续ILD层之间的界面表面的横向方向上的横向电流。所述导电线存在于N ILD层的至少两个ILD层中。所述导电线不包括适于负载在垂直于所述界面表面的垂直方向上的垂直电流的导电过孔。
-
公开(公告)号：CN1839466A
公开(公告)日：2006-09-27
申请号：CN200480024191.X
申请日：2004-06-25
Applicant: 国际商业机器公司
IPC: H01L21/20 , H01L21/324 , H01L21/8238 , H01L29/04 , H01L31/036
CPC classification number: H01L21/02595 , H01L21/02667 , H01L21/2022 , H01L29/66795 , H01L29/785
Abstract: 一种在常规SOI或体衬底硅器件上提供独立半导体层(26)的方法，包括在单晶基础结构(20)上形成无定形或多晶心轴(22)。然后在心轴(22)上和基础结构(20)上形成保形多晶半导体层(24)，其中所述多晶层(24)接触所述基础结构(20)。然后重结晶所述多晶半导体层(24)，以使它具有与所述基础结构(20)基本相似的结晶性。这样，形成了对其厚度和高度具有高度控制并保持厚度一致性的独立半导体层(26)。
-
公开(公告)号：CN1667834A
公开(公告)日：2005-09-14
申请号：CN200510053789.8
申请日：2005-03-11
Applicant: 国际商业机器公司
IPC: H01L29/73 , H01L29/737 , H01L21/331 , H01L21/28 , H01L21/8249
CPC classification number: H01L29/66242 , H01L21/28518 , H01L21/8249 , H01L27/0623 , H01L29/0804 , H01L29/456 , H01L29/7371
Abstract: 本发明提供了制造具有抬升外部基极的异质结双极晶体管的方法，其中，通过在抬升外部基极上形成硅化物，降低了基极电阻，所述硅化物以自对准的方式向发射极区域延伸。在形成抬升外部基极之后，将硅化物的形成结合到BiCMOS工艺流程中。本发明还提供了一种异质结双极晶体管，其具有抬升外部基极和位于抬升外部基极上的硅化物。在抬升外部基极上的硅化物以自对准的方式向发射极延伸。发射极通过衬垫与硅化物隔开。
-
公开(公告)号：CN100505303C
公开(公告)日：2009-06-24
申请号：CN200380106298.4
申请日：2003-12-05
Applicant: 国际商业机器公司
IPC: H01L29/76
CPC classification number: H01L29/785 , H01L21/823807 , H01L21/823821 , H01L27/0922 , H01L27/1211 , H01L29/66795 , H01L2924/0002 , H01L2924/00
Abstract: 一种MOS器件，具有形成在衬底(10)上的第一和第二独立半导体管体(40N、40P)。第一独立半导体管体(40N或40P)具有相对于第二独立半导体管体(40P或40N)的第一部分呈非直角、非平行取向的第一部分。所述第一和第二独立半导体管体(40N、40P)的这些部分具有各自的第一和第二结晶取向。第一栅电极(60)以非直角的角度经过所述第一独立半导体管体(40N或40P)的所述第一部分的至少一部分，第二栅电极(60)同样经过第二独立半导体管体(40P或40N)的第一部分。
-
公开(公告)号：CN100411190C
公开(公告)日：2008-08-13
申请号：CN200510053789.8
申请日：2005-03-11
Applicant: 国际商业机器公司
IPC: H01L29/73 , H01L29/737 , H01L21/331 , H01L21/28 , H01L21/8249
CPC classification number: H01L29/66242 , H01L21/28518 , H01L21/8249 , H01L27/0623 , H01L29/0804 , H01L29/456 , H01L29/7371
Abstract: 本发明提供了制造具有抬升外部基极的异质结双极晶体管的方法，其中，通过在抬升外部基极上形成硅化物，降低了基极电阻，所述硅化物以自对准的方式向发射极区域延伸。在形成抬升外部基极之后，将硅化物的形成结合到BiCMOS工艺流程中。本发明还提供了一种异质结双极晶体管，其具有抬升外部基极和位于抬升外部基极上的硅化物。在抬升外部基极上的硅化物以自对准的方式向发射极延伸。发射极通过衬垫与硅化物隔开。
-
Patent Agency Ranking
公开(公告)号：CN1320641C
公开(公告)日：2007-06-06
申请号：CN02830043.2
申请日：2002-12-19
Applicant: 国际商业机器公司
IPC: H01L21/84
Abstract: 本发明提供了一些方法，用于形成用于第一结构(24、124)如FinFET的栅极结构的隔离层(44)，并在第二结构(14)如鳍片的至多一部分上形成隔离层而不会有害地改变第二结构。该方法产生具有悬垂于导电下部分(32、132)之上的顶部分(30、130)的第一结构(24)，和悬垂物(40、140)之下的隔离层(44)。可以在隔离层工艺之后除去悬垂物(40、140)。对于FinFET，悬垂物保护鳍片(14)的部分如邻近并在栅极结构(24、124)之下的区域，并允许将鳍片(14)的侧壁暴露于如选择性硅生长和注入的其它工艺。结果，该方法提供鳍片(14)的按尺寸制造和栅极结构(24、124)和隔离层的形成而在隔离层工艺期间不会有害地改变(例如，侵蚀或在其上形成隔离层)鳍片(14)。同样公开了包括栅极结构(24、124)和隔离层(44)的FinFET(100)。
-
公开(公告)号：CN1714441A
公开(公告)日：2005-12-28
申请号：CN02830043.2
申请日：2002-12-19
Applicant: 国际商业机器公司
IPC: H01L21/84
CPC classification number: H01L29/785 , H01L21/26586 , H01L21/823437 , H01L29/42384 , H01L29/66795
Abstract: 本发明提供了一些方法，用于形成用于第一结构(24、124)如FinFET的栅极结构的隔离层(44)，并在第二结构(14)如鳍片的至多一部分上形成隔离层而不会有害地改变第二结构。该方法产生具有悬垂于导电下部分(32、132)之上的顶部分(30、130)的第一结构(24)，和悬垂物(40、140)之下的隔离层(44)。可以在隔离层工艺之后除去悬垂物(40、140)。对于FinFET，悬垂物保护鳍片(14)的部分如邻近并在栅极结构(24、124)之下的区域，并允许将鳍片(14)的侧壁暴露于如选择性硅生长和注入的其它工艺。结果，该方法提供鳍片(14)的按尺寸制造和栅极结构(24、124)和隔离层的形成而在隔离层工艺期间不会有害地改变(例如，侵蚀或在其上形成隔离层)鳍片(14)。同样公开了包括栅极结构(24、124)和隔离层(44)的FinFET(100)。
-
公开(公告)号：CN100466175C
公开(公告)日：2009-03-04
申请号：CN200480024191.X
申请日：2004-06-25
Applicant: 国际商业机器公司
IPC: H01L21/20 , H01L21/324 , H01L21/8238 , H01L29/04 , H01L31/036
Abstract: 一种在常规SOI或体衬底硅器件上提供独立半导体层(26)的方法，包括在单晶基础结构(20)上形成无定形或多晶心轴(22)。然后在心轴(22)上和基础结构(20)上形成保形多晶半导体层(24)，其中所述多晶层(24)接触所述基础结构(20)。然后重结晶所述多晶半导体层(24)，以使它具有与所述基础结构(20)基本相似的结晶性。这样，形成了对其厚度和高度具有高度控制并保持厚度一致性的独立半导体层(26)。
-
公开(公告)号：CN101114632A
公开(公告)日：2008-01-30
申请号：CN200710139143.0
申请日：2007-07-26
Applicant: 国际商业机器公司
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L21/76838 , H01L21/8249 , H01L23/53228 , H01L23/53257 , H01L23/53295 , H01L27/0623 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体结构及其制造方法。该半导体结构包括(a)衬底；(b)在所述衬底上的第一半导体器件；(c)在所述第一半导体器件上的N ILD(级间介质)层，其中N是大于1的整数；以及(d)与所述第一半导体器件电连接的导电线。所述导电线适于负载在平行于N ILD层的两个连续ILD层之间的界面表面的横向方向上的横向电流。所述导电线存在于N ILD层的至少两个ILD层中。所述导电线不包括适于负载在垂直于所述界面表面的垂直方向上的垂直电流的导电过孔。
-
公开(公告)号：CN1726595A
公开(公告)日：2006-01-25
申请号：CN200380106298.4
申请日：2003-12-05
Applicant: 国际商业机器公司
IPC: H01L29/76
CPC classification number: H01L29/785 , H01L21/823807 , H01L21/823821 , H01L27/0922 , H01L27/1211 , H01L29/66795 , H01L2924/0002 , H01L2924/00
Abstract: 一种MOS器件，具有形成在衬底(10)上的第一和第二独立半导体管体(40N、40P)。第一独立半导体管体(40N或40P)具有相对于第二独立半导体管体(40P或40N)的第一部分呈非直角、非平行取向的第一部分。所述第一和第二独立半导体管体(40N、40P)的这些部分具有各自的第一和第二结晶取向。第一栅电极(60)以非直角的角度经过所述第一独立半导体管体(40N或40P)的所述第一部分的至少一部分，第二栅电极(60)同样经过第二独立半导体管体(40P或40N)的第一部分。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.025 seconds)
