-
公开(公告)号:CN108231536A
公开(公告)日:2018-06-29
申请号:CN201710763131.9
申请日:2017-08-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/02074 , B08B1/002 , B08B1/008 , B08B1/04 , H01L21/02065 , H01L21/02057 , H01L21/67046
Abstract: 提供清洗设备及使用清洗设备的方法,此方法包含先移动笔垫以接触晶片的顶表面,其中笔垫连接至枢轴臂,并接着在清扫动作中将枢轴臂从第一区移动至第二区,第一区较第二区靠近晶片的顶表面的中心,其中清扫动作通过控制器控制,枢轴臂在第一区中以第一速度移动,且枢轴臂在第二区中以第二速度移动,其中第一速度不同于第二速度。
-
公开(公告)号:CN116685149A
公开(公告)日:2023-09-01
申请号:CN202310534771.8
申请日:2023-05-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 根据本发明的实施例的半导体器件包括位于第一介电层中的第一导电部件和第二导电部件、位于第一介电层上方的缓冲层、位于缓冲层上方的第二介电层、延伸穿过缓冲层和第二介电层的第一底部通孔、延伸穿过缓冲层和第二介电层的第二底部通孔、设置在第一底部通孔上的第一底部电极、设置在第二底部通孔上的第二底部电极、位于第一底部电极上方的第一磁隧道结(MTJ)堆叠件、以及位于第二底部电极上方的第二MTJ堆叠件。第一MTJ堆叠件和第二MTJ堆叠件具有相同的厚度。第一MTJ堆叠件具有第一宽度并且第二MTJ堆叠件具有大于第一宽度的第二宽度。本发明的实施例还提供了形成半导体器件的方法。
-
公开(公告)号:CN108122828B
公开(公告)日:2021-04-20
申请号:CN201710731428.7
申请日:2017-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/306 , H01L21/02
Abstract: 一种方法包括在晶圆上方形成第一介电层,蚀刻第一介电层以形成开口,将含钨材料填充到开口中,以及对晶圆实施化学机械抛光(CMP)。在CMP之后,使用弱碱溶液对晶圆实施清洁。本发明的实施例还涉及集成电路结构及其形成方法。
-
公开(公告)号:CN103972213A
公开(公告)日:2014-08-06
申请号:CN201310169593.X
申请日:2013-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L23/485 , H01L21/28518 , H01L21/76801 , H01L21/76816 , H01L21/76855 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种半导体器件和制造半导体器件的方法。一个示例性的半导体器件包括衬底,该衬底包括分开源极和漏极(S/D)部件的栅极结构。该半导体器件进一步包括形成在衬底上方的第一介电层,该第一介电层包括与S/D部件电接触的第一互连结构。该半导体器件进一步包括形成在第一介电层上方的中间层,该中间层具有与第一互连结构基本上共面的顶面。该半导体器件进一步包括形成在中间层上方的第二介电层,该第二介电层包括与第一互连结构电接触的第二互连结构和与栅极结构电接触的第三互连结构。本发明还提供了一种具有多级互连的半导体器件及其形成方法。
-
公开(公告)号:CN114724614A
公开(公告)日:2022-07-08
申请号:CN202210179905.4
申请日:2022-02-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种磁铁组态系统与在磁阻式随机存取记忆体晶片中侦测磁穿隧接面矫顽磁力弱位元的方法,揭露的方法包括将含有磁阻式随机存取记忆体(magnetoresistive random‑access memory;MRAM)元件的半导体晶圆放置在第一磁场中,此第一磁场具有足以磁极化MRAM位元的强度且在晶圆的整个区域上具有实质均匀的场强度与方向。此方法还包括将晶圆放置在第二磁场中,此第二磁场有相反的场方向、在晶圆的整体区域上有实质均匀的场强度与方向与小于磁性反转MRAM位元的设计门槛。此方法还包括通过找出因暴露于第二磁场而被磁极反转的失效MRAM位元,判定失效MRAM位元存在。通过电性读取数据位元,或者由晶片探针读取MRAM元件的电压、电流、电阻等的一或多者还可以区分失效的MRAM位元。
-
公开(公告)号:CN102412257B
公开(公告)日:2015-07-01
申请号:CN201110049461.4
申请日:2011-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/22
CPC classification number: H01L43/12 , G11C11/161 , G11C11/1657 , G11C11/1675 , G11C19/0808 , H01L27/228 , H01L43/08
Abstract: 本发明提供一种半导体存储器元件及其制法,包括:一第一铁磁性层磁性固定且位于一基板的一第一区域中;一第二铁磁性层近似于第一铁磁性层,以及一阻挡层介于第一铁磁性层与第二铁磁性层的第一部分之间。第二铁磁性层包括一第一部分为磁性自由且位于第一区域中;一第二部分磁性固定于一第一方向且位于基板的一第二区域中,其中第二区域从一第一侧边与第一区域接触;以及一第三部分磁性固定于一第二方向且位于基板的一第三区域中,其中第三区域从一第二侧边与第一区域接触。本发明可降低写入电流而不会劣化(degrading)磁阻(magnetoresistance,MR)及/或热稳定性。
-
公开(公告)号:CN102412257A
公开(公告)日:2012-04-11
申请号:CN201110049461.4
申请日:2011-02-28
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L43/12 , G11C11/161 , G11C11/1657 , G11C11/1675 , G11C19/0808 , H01L27/228 , H01L43/08
Abstract: 本发明提供一种半导体存储器元件及其制法,包括:一第一铁磁性层磁性固定且位于一基板的一第一区域中;一第二铁磁性层近似于第一铁磁性层,以及一阻挡层介于第一铁磁性层与第二铁磁性层的第一部分之间。第二铁磁性层包括一第一部分为磁性自由且位于第一区域中;一第二部分磁性固定于一第一方向且位于基板的一第二区域中,其中第二区域从一第一侧边与第一区域接触;以及一第三部分磁性固定于一第二方向且位于基板的一第三区域中,其中第三区域从一第二侧边与第一区域接触。本发明可降低写入电流而不会劣化(degrading)磁阻(magnetoresistance,MR)及/或热稳定性。
-
公开(公告)号:CN108122828A
公开(公告)日:2018-06-05
申请号:CN201710731428.7
申请日:2017-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/306 , H01L21/02
CPC classification number: H01L21/76883 , H01L21/76802 , H01L21/76895 , H01L23/535
Abstract: 一种方法包括在晶圆上方形成第一介电层,蚀刻第一介电层以形成开口,将含钨材料填充到开口中,以及对晶圆实施化学机械抛光(CMP)。在CMP之后,使用弱碱溶液对晶圆实施清洁。本发明的实施例还涉及集成电路结构及其形成方法。
-
公开(公告)号:CN103972213B
公开(公告)日:2016-12-28
申请号:CN201310169593.X
申请日:2013-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L23/485 , H01L21/28518 , H01L21/76801 , H01L21/76816 , H01L21/76855 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种半导体器件和制造半导体器件的方法。一个示例性的半导体器件包括衬底,该衬底包括分开源极和漏极(S/D)部件的栅极结构。该半导体器件进一步包括形成在衬底上方的第一介电层,该第一介电层包括与S/D部件电接触的第一互连结构。该半导体器件进一步包括形成在第一介电层上方的中间层,该中间层具有与第一互连结构基本上共面的顶面。该半导体器件进一步包括形成在中间层上方的第二介电层,该第二介电层包括与第一互连结构电接触的第二互连结构和与栅极结构电接触的第三互连结构。本发明还提供了一种具有多级互连的半导体器件及其形成方法。
-
-
-
-
-
-
-
-
-