-
公开(公告)号:CN113628988B
公开(公告)日:2024-08-09
申请号:CN202010383365.2
申请日:2020-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67 , C23C14/22 , C23C16/448
Abstract: 本揭露的实施例提供一种半导体晶圆的制造方法,包括经由一排出口供应载体气体进入位于一上腔体与一下腔体之间的一封闭环境,使载体气体与储存在下腔体内的一物料进行反应而生成一加工气体;改变下腔体相对排出口的旋转角度;以及经由一下游管道组件自封闭环境将加工气体供应至放置有一半导体晶圆的一加工腔。
-
公开(公告)号:CN113270361A
公开(公告)日:2021-08-17
申请号:CN202110126892.X
申请日:2021-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234
Abstract: 揭示了一种半导体装置的制作方法。该方法包括:在晶体管上形成接触结构且在接触结构上形成金属化层。形成金属化层包括:在晶体管上沉积金属间介电层,在金属间介电层内形成开口以暴露接触结构的顶表面,沉积金属层以填充开口,在金属间介电层内形成电子阻障层,且在金属层内形成覆盖层。电子阻障层的空穴载子浓度高于位于电子阻障层下面的金属间介电层的一部分的空穴载子浓度。覆盖层的空穴载子浓度高于位于覆盖层下面的金属层的一部分的空穴载子浓度。
-
-
公开(公告)号:CN110904433A
公开(公告)日:2020-03-24
申请号:CN201910882979.2
申请日:2019-09-18
Applicant: 台湾积体电路制造股份有限公司
IPC: C23C16/34 , C23C16/455 , C23C16/50 , C23C16/30
Abstract: 本公开涉及沉积方法及互连结构,本公开实施例提供含铝层及形成含铝层的系统及方法。在一实施例中,一种沉积方法,包括:通过原子层沉积在一腔室中的一基板上沉积一含铝层,其中沉积的操作还包括:在具有一第一峰值脉冲流率及一第一脉冲宽度的一第一脉冲中使基板与一含铝前驱物接触、使基板与一含氮前驱物接触、在具有一第二峰值脉冲流率及一第二脉冲宽度的一第二脉冲中使基板与前述含铝前驱物接触、以及使基板与前述含氮前驱物接触。第一峰值脉冲流率大于第二峰值脉冲流率。第一脉冲宽度小于第二脉冲宽度。
-
公开(公告)号:CN109309029A
公开(公告)日:2019-02-05
申请号:CN201711296265.0
申请日:2017-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67
Abstract: 本发明实施例提供一种加工设备,加工设备包含加热器位于腔体中。加工设备也包含喷头位于加热器上方,喷头包含多个孔洞从喷头的顶表面延伸至喷头的底表面,喷头的底表面面对加热器,喷头的底表面具有第一区段和第二区段,底表面的第二区段比底表面的第一区段粗糙。
-
公开(公告)号:CN119725222A
公开(公告)日:2025-03-28
申请号:CN202411344024.9
申请日:2024-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522 , H01L23/528 , H01L23/532
Abstract: 提供了接触结构及其形成方法。根据本公开的形成接触结构的方法包括:接收包括嵌入在第一介电层中的导电部件的工件;用含氮等离子体处理工件;在处理之后,在工件上方沉积第一蚀刻停止层(ESL);在第一ESL上方沉积第二ESL;在第二ESL上方沉积第二介电层;形成穿过第二介电层、第二ESL、和第一ESL的开口,以暴露出导电部件;以及在开口中形成接触通孔。第一ESL包括氮化铝或者碳氮化硅,第二ESL包括氧化铝或者碳氧化硅。
-
公开(公告)号:CN118943018A
公开(公告)日:2024-11-12
申请号:CN202410908844.X
申请日:2024-07-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L21/28 , H01L29/417 , H01L29/423 , H01L29/06 , H01L27/088 , H01L21/8234
Abstract: 揭露具有在栅极结构与栅极间隔物层之间的阻隔层的半导体装置及其制造方法。方法包含在基板上形成鳍式结构、在鳍式结构上形成多晶硅结构、执行氮化作业,以在多晶硅结构及鳍式结构上形成阻隔层、在阻隔层上形成栅极间隔物层、在鳍式结构形成漏极/源极区域中,其中漏极/源极区域邻近于阻隔层、退火栅极结构、及将多晶硅结构替换为栅极结构。
-
公开(公告)号:CN111129147B
公开(公告)日:2024-02-23
申请号:CN201911052681.5
申请日:2019-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 在制造半导体器件的方法中,在沟道区域上方形成栅极介电层,在栅极介电层上方形成第一导电层,在第一导电层的表面区域处形成保护层,通过在保护层上施加含金属的气体来形成金属层,并且通过使用溶液的湿蚀刻操作去除金属层。保护层抵抗湿蚀刻操作的溶液。本发明的实施例还涉及半导体器件。
-
公开(公告)号:CN112435958A
公开(公告)日:2021-03-02
申请号:CN202010873119.5
申请日:2020-08-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532
Abstract: 形成集成电路结构的方法包括在第一导电部件上方沉积蚀刻停止层,实施第一处理以使蚀刻停止层非晶化,在蚀刻停止层上方沉积介电层,蚀刻介电层以形成开口,蚀刻穿过蚀刻停止层以将开口延伸至蚀刻停止层中,以及用导电材料填充开口以形成第二导电部件。本发明的实施例还提供了一种集成电路结构。
-
公开(公告)号:CN118919491A
公开(公告)日:2024-11-08
申请号:CN202410916284.2
申请日:2024-07-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L23/532
Abstract: 揭露一种半导体元件及其制造方法。此方法包含形成鳍片基底于基材上,磊晶成长源极/漏极区于鳍片基底上,形成接触开口于源极/漏极区上,形成半导体氮化物层于接触开口的侧壁上,对半导体氮化物层进行致密化工艺以形成致密化的半导体氮化物层,形成硅化物层于接触开口中的源极/漏极区的暴露表面上,形成接触插塞于接触开口中,以及形成介层窗结构于接触插塞中。
-
-
-
-
-
-
-
-
-