-
公开(公告)号：CN116230746A
公开(公告)日：2023-06-06
申请号：CN202310185144.8
申请日：2023-03-01
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L29/10 , H01L29/417 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本申请实施例提供了一种晶体管及其制备方法，涉及半导体器件技术领域，以解决目前的晶体管在小型化过程中，通过缩短沟道长度缩小晶体管的体积会导致短沟道效应，影响晶体管的性能的问题。该晶体管包括：衬底层；第一电极，所述第一电极设置于所述衬底层的一侧；第二电极，所述第二电极设置于所述第一电极远离所述衬底层的一侧；第一绝缘层，所述第一绝缘层设置于所述第一电极和所述第二电极之间；有源层，所述有源层贯穿于所述第一绝缘层，且所述有源层与所述第一电极和所述第二电极电连接。
-
公开(公告)号：CN119546153A
公开(公告)日：2025-02-28
申请号：CN202311109031.6
申请日：2023-08-31
Applicant: 北京超弦存储器研究院
Abstract: 本申请涉及一种半导体器件及其制备方法、电子设备。所述半导体器件的制备方法包括：在堆叠结构形成通孔，通孔沿垂直于衬底的方向贯穿第二源/漏极及层间介质层，且至少延伸至第一源/漏极；至少于层间介质层暴露于通孔的侧壁，在侧壁形成与层间介质层为吸附关系的自组装单分子层，使得通孔内露出自组装单分子层未覆盖的第一源/漏极和第二源/漏极；以自组装单分子层作为掩膜，于第一源/漏极及第二源/漏极上形成接触层；去除自组装单分子层；第一源/漏极上的接触层和第二源/漏极上的接触层通过层间介质层隔离；于通孔内的侧壁形成半导体层，半导体层与第一源/漏极和第二源/漏极上的接触层连接。工艺简单，成本低。
-
公开(公告)号：CN119451150A
公开(公告)日：2025-02-14
申请号：CN202310941816.3
申请日：2023-07-28
Applicant: 北京超弦存储器研究院
IPC: H10D30/01 , H10D30/67 , H01L21/4763
Abstract: 一种半导体器件及其制造方法、电子设备，所述制造方法包括：在衬底上形成晶体管的源电极和漏电极；对所述源电极和/或所述漏电极进行加热处理，使所述源电极和/或所述漏电极中的至少部分杂质元素通过扩散离开所述源电极和/或所述漏电极，其中，所述杂质元素包括氢元素和碳元素中的至少一种；在完成所述热处理之后，形成所述晶体管的沟道，其中，所述沟道的材料包括金属氧化物半导体材料。本申请实施例的制造方法可以有效抑制晶体管的源电极和/或漏电极中的杂质元素扩散进入金属氧化物半导体材料沟道中，进而提升制得的器件的稳定性。
-
公开(公告)号：CN119907251A
公开(公告)日：2025-04-29
申请号：CN202311374681.3
申请日：2023-10-23
Applicant: 北京超弦存储器研究院
Abstract: 一种半导体器件及其制造方法、电子设备，涉及半导体技术；半导体器件的制造方法包括：在衬底上依次形成第一电极、绝缘层和第二电极的堆叠结构；在所述堆叠结构上形成沿着垂直于所述衬底方向延伸的孔洞，所述孔洞将至少部分所述第一电极和所述第二电极暴露；采用原子层沉积工艺，通过氧化剂在所述孔洞的内壁上生长半导体层，所述半导体层为金属氧化物半导体层；所述半导体层分别与暴露的所述第一电极和所述第二电极接触；采用原子层沉积工艺，通过氧化剂在所述孔洞的内壁上生长半导体层，包括：在腔体中通入氧化剂和前驱体，其中，所述氧化剂为气体或等离子体；其中，所述气体或等离子体的氧化性在所述半导体层厚度增加的过程中增强；降低半导体层氧化过程中对第一电极和第二电极的氧化。
-
公开(公告)号：CN119835993A
公开(公告)日：2025-04-15
申请号：CN202311310787.7
申请日：2023-10-11
Applicant: 北京超弦存储器研究院
Abstract: 本发明涉及一种半导体结构及其制造方法、电子设备。半导体结构的制造方法包括：提供衬底；于衬底上形成第一垂直晶体管；于第一垂直晶体管上沉积一层或多层层间绝缘介质材料层，对一层或多层层间绝缘介质材料层进行等离子体处理，以形成一层或多层层间绝缘介质层；于一层或多层层间绝缘介质层上形成第二垂直晶体管；其中，第一垂直晶体管和/或第二垂直晶体管的沟道层为金属氧化物半导体材料。采用本发明的半导体结构的制造方法能够提高器件性能。
-
Patent Agency Ranking
公开(公告)号：CN111696868A
公开(公告)日：2020-09-22
申请号：CN202010589067.9
申请日：2020-06-24
Applicant: 中国科学院微电子研究所
IPC: H01L21/34 , H01L29/786
Abstract: 本发明涉及薄膜晶体管技术领域，尤其涉及制备共面型铟镓锌氧薄膜晶体管的方法及薄膜晶体管。所述方法包括：在绝缘层衬底上形成铟镓锌氧薄膜作为有源层；在有源层上形成栅介质层；在栅介质层上形成栅电极；根据栅电极的图形，对栅介质层进行图形化；对有源层进行图形化；在绝缘层衬底和有源层上形成源漏电极；在绝缘层衬底、有源层、栅介质层、栅电极和源漏电极上形成钝化层；对源漏电极和栅电极上方的钝化层进行图形化，形成通孔，以露出源漏电极和栅电极的部分区域，形成共面型铟镓锌氧薄膜晶体管。本发明能够提高源漏区域与金属电极之间的接触面积，从而降低了器件源漏区域的电阻。
-
公开(公告)号：CN117276326A
公开(公告)日：2023-12-22
申请号：CN202210657949.3
申请日：2022-06-10
Applicant: 中国科学院微电子研究所
IPC: H01L29/423 , H01L29/10 , H01L29/08 , H01L29/78 , H10B80/00
Abstract: 本发明公开了一种晶体管器件及存储器，其中晶体管器件包括：栅极；栅绝缘层，包裹设置在栅极表面；半导体沟道，包裹设置在栅绝缘层的远离所述栅极的表面；第一源漏极，环绕设置在栅绝缘层的远离栅极的一侧，并位于栅极的第一端；以及第二源漏极，设置在栅绝缘层的远离栅极的一侧，并位于栅极的第二端。组成的晶体管器件结构形成半导体沟道全环绕栅极，增加了半导体沟道和栅极对应的面积，有效的增强了栅极对半导体沟道的控制能力，有利于进一步的微缩器件尺寸，同时半导体沟道可具备更大面积，增加了载流子数量，提高了性能。
-
公开(公告)号：CN117276308A
公开(公告)日：2023-12-22
申请号：CN202210657516.8
申请日：2022-06-10
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/08 , H01L29/10 , H01L29/423 , H01L29/786 , H01L21/34 , H01L21/44 , H10B80/00
Abstract: 本发明公开了一种薄膜晶体管及其制备方法、存储器和显示器；其中的薄膜晶体管包括：依次层叠设置的第一源漏层，第一绝缘层，第二源漏层和第二绝缘层；栅极和环绕所述栅极的沟道层，位于所述第二绝缘层、所述第二源漏层和所述第一绝缘层内；所述沟道层与所述第一源漏层、所述第一绝缘层、所述第二源漏层和所述第二绝缘层接触。本发明提供的薄膜晶体管为环形沟道环绕栅极的CAA架构，并通过在第二源漏层的上方增加第二绝缘层，能够减小栅极泄露电流和薄膜晶体管的寄生电容。
-
公开(公告)号：CN117253906A
公开(公告)日：2023-12-19
申请号：CN202210657793.9
申请日：2022-06-10
Applicant: 中国科学院微电子研究所
IPC: H01L29/10 , H01L29/423 , H01L29/08 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明公开了一种场效应晶体管及其制备方法、存储器、显示器，其中的场效应晶体管包括：依次层叠设置的第一源漏层，绝缘层和第二源漏层；栅极和环绕所述栅极的沟道层，位于所述第二源漏层和所述绝缘层内；所述沟道层与所述第一源漏层和所述第二源漏层接触；其中，所述沟道层包括外层和内层；所述内层靠近所述栅极；所述外层与所述绝缘层、所述第一源漏层和所述第二源漏层接触；所述外层和所述内层的材质均为铟氧化物；上述场效应晶体管中的沟道层的外层和内层均为铟氧化物，能够解决进一步缩小晶体管的尺寸、降低功耗并提高接触性能的问题。
-
公开(公告)号：CN117276321A
公开(公告)日：2023-12-22
申请号：CN202210657914.X
申请日：2022-06-10
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种晶体管器件及存储器，其中晶体管器件包括：栅极；半导体沟道，环绕设置在所述栅极的表面外；所述半导体沟道包括多层薄膜结构；其中，所述多层薄膜结构中包括：氧化铟薄膜层、氧化镓薄膜层和氧化锌薄膜层；第一源漏极，设置在所述半导体沟道的第一端；以及第二源漏极，设置在所述半导体沟道的第二端。本发明可实现对半导体沟道的关断控制能力和半导体沟道的迁移率进行调整和平衡。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.038 seconds)
